30°C至60°C的制程温度下，在图7所示的结构上可执行湿式蚀刻制程约60秒至约5分钟的时长。基于例如UBM层22的厚度，在上述参数内可适当选择制程条件。另夕卜，在室温下的化学湿式蚀刻暴露以后，可采用去离子水(de1nized water ；DIff)冲洗，以移除可能留在已蚀刻的衬底上的任意多余材料。在该蚀刻制程以后，形成如图8所示的结构。通过使用所揭露的蚀刻制程，将铜凸块30的底切蚀刻最大限度地降低至小于lum，例如小于100nm。不过，从不位于铜凸块30下方的区域中的第一 UBM层18上方移除第二 UBM层22的全部或基本全部。
[0027]接着，如图9所示，可采用相对铜对钛或钽具有选择性的另一湿式蚀刻化学，以蚀刻移除不位于铜凸块30下方的第一 UBM层18的部分。现有技术中已知各种蚀刻化学来实现这个目的。例如，在一个实施例中，可对图8所示的结构施加约70:1至约130:1的稀释氢氟酸(dilute hydrofluoric acid ；dHF)，例如约100:1的稀释氢氟酸，以移除第一UBM层18而不蚀刻铜凸块结构30或焊料32。在一个实施例中，可在约10°C至约40°C的温度下施加该蚀刻化学约30秒至约40秒的时长。
[0028]在上述蚀刻制程以后，可以传统方式完成该集成电路，包括例如利用已沉积于该半导体装置上的焊接凸块30将该半导体装置与外部电路互连。如此，现有技术中已知的所有传统的后制程步骤意图包括于本揭露的范围内。因此，本揭露提供了改进的方法来制造包括铜层(例例如铜凸块)的集成电路。具体而言，本揭露提供了制造集成电路的方法，其通过使用磷酸、过氧化氢与水的新颖组合作为湿式蚀刻剂，在蚀刻一个或多个铜层(例如铜晶种层)期间基本避免底切铜凸块。
[0029]尽管前面的详细说明中提供了至少一个示例实施例，但应当了解，存在大量的变更。还应当了解，这个或这些示例实施例仅为示例，并非意图以任意方式限制本发明的范围、应用或配置。相反，前面的详细说明将为本领域的技术人员提供一个方便的指南来实施这个或这些实施例。应当理解，在元件的功能及布局中可作各种变更，而不背离所附权利要求书及其法律等同物所规定的本发明的范围。
【主权项】
1.一种制造集成电路的方法，包括: 提供集成电路结构，该集成电路结构包括铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的铜晶种层； 利用湿式蚀刻化学相对该铜凸块结构选择性蚀刻该晶种层，该湿式蚀刻化学由体积百分比为约0.07至约0.36的H3PO4,体积百分比为约0.1至约0.7的H2O2,以及其余为H2O及可选的NH4OH组成。
2.如权利要求1所述的方法，其中，蚀刻该晶种层包括施加由该11丨04、该H2O2、该H2O以及NH4OH组成的湿式蚀刻剂，该NH4OH的量足以保持该湿式蚀刻剂的pH值在约7至约9的范围内。
3.如权利要求1所述的方法，其中，蚀刻该晶种层包括施加该湿式蚀刻剂约60秒至约5分钟的时长。
4.如权利要求1所述的方法，其中，蚀刻该晶种层包括在约30°C至约40°C的温度下施加该湿式蚀刻剂。
5.如权利要求1所述的方法，还包括制造包括该铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的该铜晶种层的该集成电路结构。
6.如权利要求5所述的方法，其中，制造该集成电路结构包括利用物理气相沉积制程在钝化层上方沉积该铜晶种层，其中，该铜晶种层沉积至约500至约10000埃的厚度。
7.如权利要求6所述的方法，其中，制造该集成电路结构包括利用电化学沉积来沉积该铜凸块结构至约40um至约70um的高度。
8.如权利要求7所述的方法，其中，制造该集成电路结构包括在沉积该铜晶种层以前沉积含钛阻挡层，其中，沉积该含钛阻挡层包括沉积该含钛阻挡层至约500至约2000埃的厚度。
9.如权利要求8所述的方法，其中，制造该集成电路结构包括在该铜凸块结构上方沉积SnAg焊料层。
10.如权利要求9所述的方法，还包括利用稀释氢氟酸蚀刻剂相对该铜凸块结构及该焊料层选择性蚀刻该钛阻挡层。
11.如权利要求1所述的方法，其中，蚀刻该铜晶种层包括蚀刻不位于该铜凸块结构下方的区域中的该铜晶种层。
12.如权利要求11所述的方法，其中，蚀刻该铜晶种层包括蚀刻不位于该铜凸块结构下方的区域中的该铜晶种层以及该铜凸块结构的底切程度小于约I微米。
13.如权利要求1所述的方法，其中，蚀刻该晶种层包括利用湿式蚀刻化学施加湿式蚀刻剂，在该湿式蚀刻化学中，H2O2的体积百分比为约0.1至约0.3。
14.一种制造集成电路的方法，包括: 提供集成电路结构，该集成电路结构包括设于铜基金属化层上方的钝化层，其中，该钝化层包括位于其中的第一开口区，暴露该铜基金属化层的至少一部分； 在该钝化层上方以及该铜基金属化层的该暴露部分上方沉积含钛阻挡层，其中，沉积该含钛层包括沉积该含钛层至约500至约2000埃的厚度； 利用物理气相沉积制程在该含钛阻挡层上方沉积铜晶种层，其中，该铜晶种层沉积至约500至约10000埃的厚度； 在该铜晶种层上方沉积并图案化掩膜层，其中，该沉积并图案化的掩膜层包括第二开口区，其暴露该第一开口区内的该铜晶种层； 利用电化学沉积在该第二开口区内沉积铜凸块结构至约40um至约70um的高度； 在该铜凸块结构上方沉积SnAg焊料层； 通过施加第一湿式蚀刻剂相对该铜凸块结构及该焊料层选择性蚀刻该铜晶种层，其中，该湿式蚀刻剂具有由体积百分比为约0.07至约0.36的H3PO4,体积百分比为约0.1至约0.3的H2O2,以及其余为H2O及可选的NH4OH组成的湿式蚀刻化学，以及其中，蚀刻包括蚀刻不位于该铜凸块结构下方的区域中的该铜晶种层以及该铜凸块结构的底切程度小于约I微米；以及 通过施加第二湿式蚀刻剂相对该铜凸块结构及该焊料层选择性蚀刻该含钛阻挡层，其中，该第二湿式蚀刻剂由约100:1的稀释氢氟酸组成。
15.如权利要求13所述的方法，其中，使用该第一湿式蚀刻剂蚀刻包括施加由该Η3Ρ04、该H2O2、该H2O以及NH4OH组成的湿式蚀刻剂，该NH4OH的量足以保持该湿式蚀刻剂的pH值在约7至约9的范围内。
16.如权利要求13所述的方法，其中，提供包括该钝化层的该集成电路包括提供包括包括聚酰亚胺材料的钝化层的该集成电路。
17.—种制造集成电路的方法，包括: 提供集成电路结构，该集成电路结构包括铜凸块结构、位于该铜凸块结构下方并邻近该铜凸块结构的第一凸块下金属(under-bumpmetallurgy ；UBM)层、以及位于该第一凸块下金属层下方并邻近该第一凸块下金属层的第二凸块下金属层； 利用第一湿式蚀刻化学蚀刻该第一凸块下金属层，该第一湿式蚀刻化学由体积百分比为约0.07至约0.36的H3PO4,体积百分比为约0.1至约0.7的H2O2,以及其余为H2O及可选的NH4OH组成；以及 利用第二湿式蚀刻化学蚀刻该第二凸块下金属层。
18.如权利要求17所述的方法，其中，蚀刻该第一凸块下金属层包括施加由该H3PO4、该H2O2、该H2O以及NH4OH组成的湿式蚀刻剂，该NH4OH的量足以保持该湿式蚀刻剂的pH值在约7至约9的范围内。
19.如权利要求17所述的方法，其中，蚀刻该第一凸块下金属层包括在约30°C至约40°C的温度下施加该湿式蚀刻剂约60秒至约5分钟的时长。
20.如权利要求17所述的方法，蚀刻该第二凸块下金属层包括施加约100:1的稀释氢氟酸湿式蚀刻剂。
【专利摘要】本发明揭露在集成电路制造期间蚀刻铜的方法。在一个示例实施例中，一种制造集成电路的方法包括：提供集成电路结构，该集成电路结构包括铜凸块结构以及位于该铜凸块结构下方并邻近该铜凸块结构的铜晶种层；以及利用湿式蚀刻化学相对该铜凸块结构选择性蚀刻该晶种层，该湿式蚀刻化学由体积百分比为约0.07至约0.36的H3PO4，体积百分比为约0.1至约0.7的H2O2，以及其余为H2O及可选的NH4OH组成。
【IPC分类】H01L21-3213, H01L21-60
【公开号】CN104835751
【申请号】CN201510069654
【发明人】R·维勒克, T·阿塔纳索夫, A·董, G·诺林
【申请人】格罗方德半导体公司, 英特摩勒卡莱有限公司
【公开日】2015年8月12日
【申请日】2015年2月10日
【公告号】US20150228595