具有松弛硅/锗鳍片的集成电路的制作方法
【技术领域】
[0001]本发明通常涉及集成电路以及制造集成电路的方法，尤其涉及具有鳍式场效应晶体管的集成电路，这些鳍式场效应晶体管中的鳍片为松弛硅/锗。
【背景技术】
[0002]传统的鳍式场效应晶体管(finned field effect transistor ；FinFET)通过使用单晶硅作为鳍形沟道中的半导体来制造。在“P”型FinFET的源极及漏极中使用硅锗合金以诱导与松弛晶格相比具有较高电子迀移率的应变晶格。锗原子大于硅原子，因此在硅结晶结构上方生长的锗/硅结晶结构应变。不过，当鳍片的宽度降低时，结晶应变量被限制，因为鳍片的较小区域没有足够的强度或面积来支持大的结晶应变。因此，在极小的FinFET中，应变晶格的优势减弱，但总体诱导鳍片应力水平仍然很高。源极及漏极中的锗浓度也被限制。锗浓度可在O至100%之间梯度变化，但要求一定的体积。如果对于特定体积，浓度梯度太大，则浓度梯度产生的应变超过结晶结构的容量，因此晶格断裂或破裂且硅/锗晶格松弛。当FinFET的尺寸缩小时，源极/漏极的体积缩小，从而限制针对特定体积的锗浓度梯度。
[0003]通常使用金属接触来建立与源极及漏极的表面的电性连接。在金属/半导体结处的潜在能障被称为肖特基能障(Schottky barrier)。肖特基能障要求在任意电流流动以前在接触上施加最小电压，且大的肖特基能障降低FinFET的性能。金属与锗连接的肖特基能障显着低于金属与硅连接的肖特基能障。因此，通过增加建立电性连接的源极及漏极的表面处的锗浓度可提升FinFET性能。不过，保持应变源极及漏极与硅鳍片的愿望阻碍具有高浓度锗的源极及漏极的形成，因为如上所述，在不充足的体积上的高锗浓度梯度破坏并松弛结晶结构。
[0004]FinFET包括“N”型及“P”型，且针对每种类型使用不同的或变化的制程步骤。例如，“N”型FinFET经常使用外延生长来制造硅鳍片，但使用独立的外延生长步骤来制造“P”型FinFET的锗和硅鳍片。这导致重复的外延生长及相关制程步骤来制造FinFET，从而增加制造成本及复杂性。通常，这也增加“N”型与“P”型FinFET之间的间距要求，从而不期望地增加总体芯片面积。
[0005]因此，想要开发方法及集成电路，其针对“N”型及“P”型FinFET具有类似结构，因此能够限制制造步骤的重复。另外，想要制造“P”型FinFET，其在电性接触与源极及漏极的连接处具有极高的锗浓度，因此能够降低肖特基能障。而且，从下面结合附图以及该【背景技术】所作的详细说明以及所附权利要求中将清楚本揭露的其它想要的特征及特性。
【发明内容】
[0006]本发明提供集成电路以及制造这些集成电路的方法。在一个示例实施例中，一种制造集成电路的方法包括在结晶硅衬底上方形成结晶硅和锗复合层，其中，复合层晶格松弛。在该复合层中形成鳍片，以及在该鳍片上方形成栅极。移除位于该栅极的相对侧上的该鳍片的部分，以形成漏极开口及源极开口，并分别在该源极开口及漏极开口中形成源极及漏极。
[0007]在另一个示例实施例中，一种制造集成电路的方法包括在硅衬底上方形成多个硅和锗鳍片，其中，该些鳍片中的晶格松弛。将该些鳍片划分为为“N”型鳍式场效应晶体管指定的N鳍片以及为“P”型鳍式场效应晶体管指定的P鳍片。在该些鳍片上方形成多个伪栅极，以及移除位于该伪栅极的相对侧上的该些鳍片的部分，以形成多个源极开口及漏极开口。掩蔽该些N鳍片，并针对该些P鳍片，分别在该源极开口及该漏极开口中形成源极及漏极，其中，该源极及漏极包括结晶硅和锗。掩蔽该些P鳍片，并针对该些N鳍片，分别在该源极开口及该漏极开口中形成源极及漏极，其中，该源极及漏极包括约90质量百分比或更高的结晶硅。
[0008]在又一个示例实施例中，一种集成电路包括鳍片，该鳍片具有位于结晶硅衬底上方的结晶硅和锗复合层。该鳍片的该复合层中的该结晶硅和锗松弛。栅极位于该鳍片上方，且源极及漏极与该复合层物理耦接。该源极及漏极为结晶硅，其具有应变的源极晶格及漏极晶格。
【附图说明】
[0009]下文中将结合【附图说明】各种实施例，这些附图中类似的附图标记代表类似的元件，以及其中:
[0010]图1至11显示依据示例实施例的集成电路及其制造方法，其中:
[0011]图1至2，5至9以及11显示集成电路及方法的剖视图；以及
[0012]图3至4以及10显示集成电路及方法的立体剖视图。
【具体实施方式】
[0013]下面的详细说明仅为说明性质，并非意图限制所述实施例的应用以及使用。而且，在前面的【背景技术】或下面的详细说明中呈现的任意理论并非意图限制本发明。
[0014]传统上，硅鳍片用于“N”型鳍式场效应晶体管(FinFET)，且混合硅和锗(Si/Ge)鳍片用于“P”型FinFET。这要求在制造“P”型FinFET的鳍片时掩蔽“N”型FinFET区域，反之亦然。这里的实施例考虑针对“N”型及“P”型FinFET都使用硅锗鳍片，以降低所需的制造步骤数目。在制程中松弛硅锗鳍片中的晶格。在鳍片上形成栅极结构以后，移除鳍片的相邻区域，以形成源极开口及漏极开口。接着，在该源极开口及该漏极开口中外延生长源极及漏极(S/D)。使用硅形成“N”型FinFET的源极及漏极，这样，由于较小的硅原子自鳍片中的松弛硅锗结晶形成晶格而使源极及漏极应变。该应变的源极及漏极提升“N”型FinFET中的电子迀移率及性能。已知多种不同的方法来形成硅上的接触，并可使用产生较低肖特基能障的方法。“P”型FinFET的源极和漏极由具有锗浓度梯度的硅和锗形成，以使源极和漏极的表面为基本纯的锗。纯锗与大多数金属不产生显着的肖特基能障，从而能够改进源极及漏极与金属接触之间的电性连接。
[0015]首先参照图1，提供衬底10。这里所用的术语“衬底”10将用以包括用于制造电性装置的半导体工业中传统使用的半导体材料。半导体材料包括单晶硅材料，例如通常用于半导体工业中的较纯的(95质量百分比硅或更高)或轻浓度杂质掺杂的单晶硅材料，及多晶硅材料，以及混合例如锗、碳等其它元素的硅。半导体材料也包括其它材料，例如较纯及杂质掺杂的锗、砷化镓、氧化锌、玻璃等。在一个示例实施例中，衬底10为单晶硅，例如块体娃晶圆(如图所示)。
[0016]例如通过扩散或离子注入在衬底10中注入衬底掺杂物12。对于扩散，衬底掺杂物12位于衬底10上或仅位于衬底10内，接着利用热扩散至衬底10内，以及在离子注入中，在电场的影响下向衬底10内注入离子。在一些实施例中，在离子注入后接着执行退火步骤。对于“P”型FinFET，通常使用砷或磷掺杂衬底10，但也可使用锑或其它材料。通常使用硼掺杂“N”型FinFET的衬底10，但也可使用铝、镓、铟或其它材料。籍由阻碍电流通过衬底10在相邻鳍片之间流动，衬底掺杂物12用以隔离相邻FinFET的鳍片。可使用掩膜(未图示)隔离所选择的区域，因此针对“P”型及“N”型FinFET区域可