电流能力。该版图主要包括直边部分101、源指头尖部分 102、漏指头尖部分103以及其他部分。在版图的不同区域，器件的剖面结构不完全相同。其 中，直边部分101沿直线排布，是器件工作主要的导电部分；漏指头尖部分103和源指头尖 部分102可以统称为倒角部分，二者弯曲排布，以及其排布延伸方向不是沿单一的直线方 向，而是具有弧形或拐角区域，倒角部分的主要作用是提供完整器件版图的过渡，保证器件 的有效耐压。
[0125] 参考图3,图3为图2中直边部分100沿AA'剖开得到的剖面示意图。如图3所 示，直边部分的半导体器件包括：P型掺杂的半导体衬底1 ;P型掺杂的埋层2,位于P型掺 杂的半导体衬底1上；N型掺杂的外延层3,位于P型掺杂的埋层2和半导体衬底1上；N型 掺杂的高压阱4和P型掺杂的隔离环5,并列地位于N型掺杂的外延层3内；N型掺杂的深 阱6,位于N型掺杂的高压阱4内；P型掺杂的降场层7,位于外延层3的表面，降场层7的 至少一部分位于深阱6内；P型掺杂的第一阱8A，与高压阱4并列地位于N型掺杂的外延层 3内；场氧化层9,位于外延层3的表面上，场氧化层9的一部分至少覆盖高压阱4的边界和 漏极欧姆接触区11C之间的外延层3,场氧化层9的另一部分至少覆盖隔离环5和第一阱 8A之间的外延层3 ;栅极10A，其中，靠近源极欧姆接触区11A的栅极10A至少覆盖源极欧 姆接触区11A与高压阱4之间的外延层3,靠近漏极欧姆接触区11C的栅极10A覆盖场氧 化层9的一部分，栅极10A的材料例如可以是多晶娃，其中，靠近源极欧姆接触区11A的栅 极10A构成器件的栅电极，而场氧化层9上的栅极10A构成器件的场板；位于外延层3表面 的源极欧姆接触区11A、体接触区11B，源极欧姆接触区11A和体接触区11B位于第一阱8A 内，更具体而言，位于第一阱8A的表面部分，源极欧姆接触区11A例如具有N型掺杂；漏极 欧姆接触区11C，位于深阱6内，更具体而言，位于深阱6的表面部分，漏极欧姆接触区11C 例如具有N型掺杂；地电位接触区11D，位于隔离环5内，更具体而言，位于隔离环5的表面 部分；互连线12,位于器件表面，互连线用于电连接，例如用于连接场氧化层9上用作场板 的栅极10A，互连线12的材料例如是铝。
[0126] 其中，源漏极欧姆接触区11C、靠近源漏极欧姆接触区11C的阱8A以及靠近源漏极 欧姆接触区11C的栅极10A共同构成器件的漏极部分；源极欧姆接触区11A、体接触区11B、 第一阱8A以及靠近第一阱8A的栅极10A(覆盖源极欧姆接触区11A的一部分）共同构成 器件的源极部分。另外，P型掺杂的降场层7可以浮空或者通过互连线12连接至地电位接 触区11D。
[0127] 进一步而言，埋层2、外延层3、高压阱4、深阱6和降场层7形成一种新型的双阱渐 变（Double-Resurf)结构：P型掺杂的半导体衬底1 ;位于半导体衬底1上的P型掺杂的埋 层2 ;埋层2上的N型掺杂的外延层3 ;外延层3内的N型掺杂的高压阱4 ;高压阱4内的N 型掺杂的深阱6和P型掺杂的降场层7。高压阱4和深阱6形成双阱，外延层3/高压阱4/ 深阱6组成N型线变杂质分布结构，外延层3/高压阱4/深阱6/降场层7形成新型的"双 讲渐变(X>〇uble_Resurf)结构"。
[0128] 上述新型的"双阱渐变（Double-Resurf)结构"至少可以带来如下好处：
[0129] (1)缓解了常规双阱渐变晶体管（如LDMOS晶体管）的电荷敏感性问题，有利于增 加工艺窗口，因为传统工艺的Double-Resurf晶体管受制于N型电荷和P型电荷匹配的要 求限制，器件的性能参数对电荷的不平衡效应很敏感，从而增加了工艺控制的难度；而本发 明上述双讲渐变结构在Double-Resurf结构的基础上引入了外延层/高压讲/深讲形成的 线变杂质分布结构，优化器件表面场分布，缓解电荷的敏感性；
[0130] (2)深阱可以引入新的表面峰值电场（也即深阱和高压阱之间的结在器件表面引 入新的峰值电场），从而可以提高横向器件耐压，使得尽量少的器件漂移区长度（也即小的 芯片面积）可以承受更高的电压，而且不增加比导通电阻；由于深阱的引入，使得靠近晶体 管源端和漏端的峰值电场降低，从而降低了对器件表面的影响，有利于提高器件可靠性；
[0131] (3)漏端的深阱可以提高漏端浓度，有利于改善器件的开态特性，从而扩展器件的 安全工作区；
[0132] (4)掺杂类型相反的高压阱和外延层相结合形成的结构，可以减小单纯外延工艺 (即漂移区全部用外延电荷来实现控制）的控制难度，同时也减小了高压阱的推阱工艺的 工艺时间和难度；
[0133] (5)埋层的引入可以减小薄外延工艺电场向源端集中的效应，从而减小因为鸟嘴 部分电场过大带来的越出问题（walk-out)等可靠性问题。
[0134] 因此，采用上述结构，不仅提高了器件的特性参数，而且减小了工艺控制难度，提 高了器件可靠性。
[0135] 参考图2和图4,图4为本实施例的高压LDM0S器件结构中源指头尖部分101的剖 面示意图，图2源指头尖部分101沿CC'切开即得到图4所示的剖面图。指头尖部分的结 构包含的层次和图3所示直边部分基本一致，但是在版图尺寸略有不同。具体而言，即相对 于版图直边部分，在漂移区拉长的同时，深阱6、高压阱4相对于漏极欧姆接触区11C的位置 不变，降场层7相对于源极欧姆接触区11A和漏极欧姆接触区11C的位置也不变，也即降场 层7也被拉长，而P型掺杂的埋层2在漂移区拉长的同时向图4中的右侧伸长，即伸到漂移 区的场氧化层9下面。
[0136] 其中，埋层2、高压阱4、深阱6和降场层7形成了"双层终端LDM0S结构"。其中， 深阱6和高压阱4的位置相对于漏极欧姆接触区11C不变，也即随着漂移区拉长的同时，深 阱6和高压阱4逐渐远离源极欧姆接触区11A，这样可以有效减少源指头尖部分的有效N型 掺杂，从而减小源指头尖因为曲率效应带来的耐压降低等问题。进一步而言，降场层7的位 置相对于源极欧姆接触区11A和漏极欧姆接触区11C也不变，即降场层7也随之拉长。另 外，P型掺杂的埋层2在漂移区拉长的同时向右伸长，即伸到漂移区的场氧化层9下面，这 样可以在源指头尖部分形成两个P型掺杂区域构成的双层P掺杂结构，从而可以有效的防 止曲率效应导致的源端电场过大，导致器件在这个部分提前击穿，从而影响产品的整体耐 压特性的问题。上述双层P掺杂结构和远离源端的深阱4/高压阱6结构共同构成"双层终 端LDM0S结构"，可以有效的解决源指头尖终端的耐压问题。
[0137] 而传统技术中的源指头尖部分的实现方案如图1B所示，源指头尖部分为了充分 耐压，其高压阱4会收缩到场氧化层下面，从而导电沟道被截断，导致源指头尖部分不能被 利用导电，从而浪费了器件的面积，带来导通效率低等问题。相对于传统技术的处理方案， 本发明提出的"双层终端LDM0S结构"倒角技术，在不增加工艺复杂性和器件版图面积的同 时，可以解决倒角耐压的问题，且可以充分利用此部分实现导电，导通效率更高。
[0138] 第二实施例
[0139] 在第二实施例中，将对埋层的形成过程进行详细说明。
[0140] 参考图5A和图5B，其示出了一种非线性变掺杂结构的埋层2的形成过程。如图 5A所示，以掩膜板20为掩膜进行离子注入，其中掩膜板20可以是图形化后的光刻胶或者其 他适当的掩膜材料。离子注入后，可以通过高温推结实现埋层2边缘部分的横扩，以得到非 线性渐变掺杂结构的埋层2。图5B所示为离子注入且完成退火之后的埋层2的形貌图，其 中埋层2为单一的掺杂区域。
[0141] 参考图6A和图6B，其示出了一种采用线性变掺杂结构的埋层2的形成过程。图 6A所示，以掩膜板20为掩膜进行离子注入，其中掩膜板20可以是图形化后的光刻胶或者其 他适当的掩膜材料。掩模板20可以采用具有线条状图形的掩膜板，如图7A所示。或者，掩 模板20也可以采用具有点状或孔状图形的掩模板，如图7B所示。掩模板30可以是宽度W 渐变或者是间距D线变，或者是宽度W和间距D二者都变。最后的形貌可以是锥形也可以 是糖萌芦型，如图6B所示为注入完退火之后的糖萌芦型形貌图，包括多个相互分分隔的掺 杂区域。
[0142] 如上描述的非线性变掺杂结构和线性变掺杂结构的埋层在工艺步骤上并没有区 域，主要在版图和使用的掩膜版上有细微的差别。线性变掺杂结构的埋层可以进一步优化 源指头尖部分的电场线，从而优化倒角耐压。
[0143] 第三实施例
[0144] 参考图8,图8示出了第三实施例的高压半导体器件的直边部分的剖面结构示意 图。图2中的直边部分101沿AA'切开可以得到图8所示的剖面图。图8所示结构和图3 所示结构基本相同，不同之处在于P型掺杂的埋层2采用线性变掺杂结构，包括多个相互分 隔的掺杂区域。这样的好处是：在不增加工艺复杂度的情况下，仅是在版图上做细微变化， 使得埋层2形成线性变掺杂结构，从而优化源端的电场分布，提高器件的可靠性，且和源指 头尖部分的线性变掺杂处理相互匹配。
[0145] 第四实施