例
[0146] 参考图9,图9示出了第四实施例的高压半导体器件的直边部分的剖面结构示意 图。图2中直边部分101沿AA'切开可以得到图9所示的剖面图，所示结构和图3中的 结构基本相同，不同之处在于并不包含降场层，其带来的好处是节约一次光刻，减少工艺成 本，但是由于降场层的缺失，原先的Double-Resurf结构变为Single-Resurf结构，器件的 参数以及可靠性会略微丧失掉一些。
[0147] 第五实施例
[0148] 参考图10A，图10A示出了第五实施例的一种高压半导体器件的直边部分的剖面 结构示意图。图2直边部分101沿AA'切开得到图10A所示的剖面图，所示结构和图3中 的结构基本相同，不同之处在于，降场层7并不在外延层3的表面，而是在外延层的内部，更 具体而言，在高压讲4内部，从而形成三讲渐变（Triple-Resurf)结构。
[0149] 图10A所示结构可以进一步扩展成多讲渐变（Multi-Resurf)等结构，如图11B所 示，降场层7同时位于外延层3的表面和高压阱4的内部。其中，高压阱4内部的降场层7 可以采用高能离子注入工艺实现，或者也可以采用分步外延工艺实现。
[0150] 采用本实施例的方案，可以将先前所述新型的"双阱渐变Double-Resurf"结构以 及"双层终端LDM0S结构"应用在Triple-Resurf结构以及Multi-Resurf等结构上，从而 在保留技术特征所带来的优点之前，进一步减小器件的导通电阻等参数特征。
[0151] 第六实施例
[0152] 参考图11，图11示出了第六实施例的高压半导体器件的直边部分的剖面结构示 意图。图2直边部分101沿AA'切开得到图11所示的剖面图，所示结构和图3中的结构基 本相同，不同之处在于，漏极欧姆接触区11C的掺杂类型和图3所示相反，也即具有P型掺 杂，从而构成LIGBT晶体管。
[0153] 第七实施例
[0154] 参考图12,图12示出了第七实施例的高压半导体器件的直边部分的剖面结构示 意图。图2直边部分101沿AA'切开得到图12所示的剖面图，所示结构和图3中的结构 基本相同，不同之处在于，器件结构中所有的层次的掺杂类型和第一实施例相反，从而构成 P型的LDM0S晶体管。
[0155] 第八实施例
[0156] 参考图13,根据本发明第八实施例的高压半导体器件的制造方法包括：
[0157] 步骤S11，提供第一掺杂类型的半导体衬底；
[0158] 步骤S12,在所述半导体衬底上形成第二掺杂类型的外延层，所述第二掺杂类型与 第一掺杂类型相反；
[0159] 步骤S13,在所述外延层内形成第二掺杂类型的高压阱；
[0160] 步骤S14,在所述高压阱内形成第二掺杂类型的深阱；
[0161] 步骤S15,在所述外延层的表面和/或所述外延层的内部形成第一掺杂类型的降 场层，所述降场层的至少一部分位于所述深阱内；
[0162] 步骤S16,在所述外延层内形成与所述高压阱并列的第一阱，所述第一阱具有第一 掺杂类型；
[0163] 步骤S17,在所述第一阱内形成源极欧姆接触区，在所述深阱内形成漏极欧姆接触 区；
[0164] 步骤S18,形成靠近所述源极欧姆接触区的栅极，靠近所述源极欧姆接触区的栅极 至少覆盖所述源极欧姆接触区与所述高压阱之间的外延层。
[0165] 下面结合图14A至图14J对上述制造方法进行详细说明。需要说明的是，下面描 述的制造方法针对的是第一实施例中的直边部分也即图3所示的器件结构，对于其他部分 以及其他实施例的器件结构，只需要根据器件结构的不同对相应的步骤略作调整即可。
[0166] 参考图14A，提供半导体衬底1。该半导体衬底1例如可以是P型惨杂的娃衬底。
[0167] 参考图14B，在半导体衬底1内形成P型掺杂的埋层2。具体而言，可以使用光刻 工艺定义出埋层2的图形；然后通过离子注入的方式形成埋层2。在离子注入之后，还可以 进行退火推结。
[0168] 参考图14C，形成N型掺杂的外延层3,该外延层3覆盖半导体衬底1和埋层2。作 为一个非限制性的例子，外延层3的厚度例如可以是5ym至15ym。
[0169] 参考图14D，在外延层3内形成N型掺杂的高压阱4、P型掺杂的隔离环5。高压阱 4和隔离环5的制造方法例如可以包括光刻、离子注入、退火推结等常规步骤。其中，隔离环 5和埋层2可以形成对通隔离。
[0170] 参考图14E，在高压阱4内形成N型掺杂的深阱6,并在外延层3的表面形成P型 掺杂的降场层7。深阱6和降场层7的制造方法例如可以包括光刻、离子注入、退火推结等 常规步骤。
[0171] 参考图14F，在外延层3内形成P型掺杂的第一阱8A。第一阱8A的制造方法例如 可以包括光刻、离子注入、退火推结等常规步骤。
[0172] 参考图14G，在外延层3的表面上形成场氧化层9。场氧化层9的形成过程可以包 括：开有源区窗口、进行场截止注入以及进行场氧化。
[0173] 参考图14H，在外延层3和场氧化层9上的适当位置形成栅极10A。栅极10A的形 成方法可以包括：生长栅极氧化层，例如通过热氧化法生长厚度为150A至丨000A的栅极 氧化层；采用化学气相沉积（CVD)或其他适当方法形成非掺杂的多晶硅；对多晶硅进行栅 极高浓度离子注入；对多晶硅进行刻蚀，形成栅极10A。此外，在形成栅极10A之前，还可以 进行阈值调节注入。
[0174] 参考图141，在第一阱8A内形成源极欧姆接触区11A和体接触区11B，在隔离环5 内形成地电位接触区11D。上述各个接触区的形成方法可以包括光刻、离子注入、退火等。
[0175] 参考图14J，形成覆盖整个高压半导体器件的介质层，该介质层的材料例如是 BPSG或其他适当的绝缘材料。之后，在介质层的适当位置形成欧姆接触孔，并沉积导电材料 (例如铝），从而形成互连线12。
[0176] 之后，还可以形成覆盖介质层和互连线12的钝化层，并在钝化层中开压点窗口， 直至形成完整的高压半导体器件。
[0177] 需要说明的是，通过对工艺步骤的适当调节，还可以形成其他实施例中的高压半 导体器件。例如，在上述实施例的基础上，将全部掺杂区的掺杂类型取反，就可以形成P型 的LDMOS晶体管。或者，在上述实施例的基础上，将漏极欧姆接触区11C的掺杂类型修改为 P型掺杂，即可形成包括LIGBT晶体管。
[0178] 应该理解到的是上述实施例只是对本发明的说明，而不是对本发明的限制，任何 不超出本发明实质精神范围内的发明创造，包括但不限于对局部构造的变更、对元器件的 类型或型号的替换，以及其他非实质性的替换或修改，均落入本发明保护范围之内。
【主权项】
1. 一种高压半导体器件，其特征在于，包括： 第一掺杂类型的半导体衬底； 第二掺杂类型的外延层，位于所述半导体衬底上，所述第二掺杂类型与第一掺杂类型 相反； 第二掺杂类型的高压阱，位于所述外延层内； 第二掺杂类型的深阱，位于所述高压阱内； 第一掺杂类型的降场层，位于所述外延层的表面和/或所述外延层的内部，所述降场 层的至少一部分位于所述深阱内； 第一掺杂类型的第一阱，与所述高压阱并列地位于所述外延层内； 第二掺杂类型的源极欧姆接触区，位于所述第一阱内； 漏极欧姆接触区，位于所述深阱内； 靠近所述源极欧姆接触区的栅极，至少覆盖所述源极欧姆接触区与所述高压阱之间的 外延层。
2. 根据权利要求1所述的高压半导体器件，其特征在于，还包括： 第一掺杂类型的埋层，位于所述半导体衬底内，所述外延层覆盖所述埋层。
3. 根据权利要求2所述的高压半导体器件，其特征在于，所述埋层为非线性变掺杂结 构，每一埋层为单一的掺杂区域。
4. 根据权利要求2所述的高压半导体器件，其特征在于，所述埋层为线性变掺杂结构， 每一埋层包括相互分隔的多个掺杂区域。
5. 根据权利要求1所述的高压半导体器件，其特征在于，还包括： 场氧化层，至少覆盖所述高压阱的边界和漏极欧姆接触区之间的外延层； 靠近所述漏极欧姆接触区的栅极，覆盖所述场氧化层的一部分。
6. 根据权利要求1所述的高压半导体器件，其特征在于，还包括： 第一掺杂类型的隔离环，与所述高压阱并列地位于所述外延层内； 地电位接触区，位于所述隔离环内。
7. 根据权利要求6所述的高压半导体器件，其特征在于，还包括： 体接触区，与所述源极欧姆接触区并列地位于所述第一阱内。
8. 根据权利要求1所述的高压半导体器件，其特征在于，所述高压半导体器件的版图 包括直边部分以及与所述直边部分相连的源指头尖部分，所述直边部分沿直线排布，所述 源指头尖部分弯曲排布，其中，相对于所述直边部分，所述源指头尖部分内的深阱和高压阱 与所述源极欧姆接触区之间的间距增大，所述降场层与所述源极欧姆接触区和漏极欧姆接 触区之间的间距不变。
9. 根据权利要求1所述的高压半导体