器件，其特征在于，所述漏极欧姆接触区具有第 二掺杂类型，所述高压半导体器件为LDMOS晶体管。
10. 根据权利要求1所述的高压半导体器件，其特征在于，所述漏极欧姆接触区具有第 一掺杂类型，所述高压半导体器件为LIGBT晶体管。
11. 一种高压半导体器件的制造方法，其特征在于，包括： 提供第一掺杂类型的半导体衬底； 在所述半导体衬底上形成第二掺杂类型的外延层，所述第二掺杂类型与第一掺杂类型 相反； 在所述外延层内形成第二掺杂类型的高压阱； 在所述高压阱内形成第二掺杂类型的深阱； 在所述外延层的表面和/或所述外延层的内部形成第一掺杂类型的降场层，所述降场 层的至少一部分位于所述深阱内； 在所述外延层内形成与所述高压阱并列的第一阱，所述第一阱具有第一掺杂类型； 在所述第一阱内形成源极欧姆接触区，在所述深阱内形成漏极欧姆接触区； 形成靠近所述源极欧姆接触区的栅极，靠近所述源极欧姆接触区的栅极至少覆盖所述 源极欧姆接触区与所述高压阱之间的外延层。
12. 根据权利要求11所述的制造方法，其特征在于，在形成所述外延层之前还包括： 在所述半导体衬底内形成第一掺杂类型的埋层，所述外延层覆盖所述埋层。
13. 根据权利要求12所述的制造方法，其特征在于，所述埋层为非线性变掺杂结构，每 一埋层为单一的掺杂区域。
14. 根据权利要求12所述的制造方法，其特征在于，所述埋层为线性变掺杂结构，每一 埋层包括相互分隔的多个掺杂区域。
15. 根据权利要求11所述的制造方法，其特征在于，在形成靠近所述源极欧姆接触区 的栅极之前还包括： 形成场氧化层，所述场氧化层至少覆盖所述高压阱的边界和漏极欧姆接触区之间的外 延层； 在形成靠近所述源极欧姆接触区的栅极时，还一并形成靠近所述漏极欧姆接触区的栅 极，靠近所述漏极欧姆接触区的栅极覆盖所述场氧化层的一部分。
16. 根据权利要求11所述的制造方法，其特征在于，还包括： 在所述外延层内形成与所述高压阱并列的隔离环，所述隔离环具有第一掺杂类型； 在所述隔离环内形成地电位接触区。
17. 根据权利要求16所述的制造方法，其特征在于，还包括： 在所述第一阱内形成与所述源极欧姆接触区并列的体接触区。
18. 根据权利要求11所述的制造方法，其特征在于，所述高压半导体器件的版图包括 直边部分以及与所述直边部分相连的源指头尖部分，所述直边部分沿直线排布，所述源指 头尖部分弯曲排布，其中，相对于所述直边部分，所述源指头尖部分内的深阱和高压阱与所 述源极欧姆接触区之间的间距增大，所述降场层与所述源极欧姆接触区和漏极欧姆接触区 之间的间距不变。
19. 根据权利要求11所述的制造方法，其特征在于，所述漏极欧姆接触区具有第二掺 杂类型，所述高压半导体器件为LDMOS晶体管。
20. 根据权利要求11所述的制造方法，其特征在于，所述漏极欧姆接触区具有第一掺 杂类型，所述高压半导体器件为LIGBT晶体管。
21. -种高压半导体器件，其特征在于，包括： 第一掺杂类型的半导体衬底； 第二掺杂类型的外延层，位于所述半导体衬底上，所述第二掺杂类型与第一掺杂类型 相反； 第二掺杂类型的高压阱，位于所述外延层内； 第二掺杂类型的深阱，位于所述高压阱内； 第一掺杂类型的第一阱，与所述高压阱并列地位于所述外延层内； 第二掺杂类型的源极欧姆接触区，位于所述第一阱内； 漏极欧姆接触区，位于所述深阱内； 靠近所述源极欧姆接触区的栅极，至少覆盖所述源极欧姆接触区与所述高压阱之间的 外延层。
22. 根据权利要求21所述的高压半导体器件，其特征在于，还包括： 第一掺杂类型的埋层，位于所述半导体衬底内，所述外延层覆盖所述埋层。
23. 根据权利要求22所述的高压半导体器件，其特征在于，所述埋层为非线性变掺杂 结构，每一埋层为单一的掺杂区域。
24. 根据权利要求22所述的高压半导体器件，其特征在于，所述埋层为线性变掺杂结 构，每一埋层包括相互分隔的多个掺杂区域。
25. 根据权利要求21所述的高压半导体器件，其特征在于，还包括： 场氧化层，至少覆盖所述高压阱的边界和漏极欧姆接触区之间的外延层； 靠近所述漏极欧姆接触区的栅极，覆盖所述场氧化层的一部分。
26. 根据权利要求21所述的高压半导体器件，其特征在于，还包括： 第一掺杂类型的隔离环，与所述高压阱并列地位于所述外延层内； 地电位接触区，位于所述隔离环内。
27. 根据权利要求26所述的高压半导体器件，其特征在于，还包括： 体接触区，与所述源极欧姆接触区并列地位于所述第一阱内。
28. 根据权利要求21所述的高压半导体器件，其特征在于，所述高压半导体器件的版 图包括直边部分以及与所述直边部分相连的源指头尖部分，所述直边部分沿直线排布，所 述源指头尖部分弯曲排布，其中，相对于所述直边部分，所述源指头尖部分内的深阱和高压 阱与所述源极欧姆接触区之间的间距增大，所述降场层与所述源极欧姆接触区和漏极欧姆 接触区之间的间距不变。
29. 根据权利要求21所述的高压半导体器件，其特征在于，所述漏极欧姆接触区具有 第二掺杂类型，所述高压半导体器件为LDMOS晶体管。
30. 根据权利要求21所述的高压半导体器件，其特征在于，所述漏极欧姆接触区具有 第一掺杂类型，所述高压半导体器件为LIGBT晶体管。
31. -种高压半导体器件的制造方法，其特征在于，包括： 提供第一掺杂类型的半导体衬底； 在所述半导体衬底上形成第二掺杂类型的外延层，所述第二掺杂类型与第一掺杂类型 相反； 在所述外延层内形成第二掺杂类型的高压阱； 在所述高压阱内形成第二掺杂类型的深阱； 在所述外延层内形成与所述高压阱并列的第一阱，所述第一阱具有第一掺杂类型； 在所述第一阱内形成源极欧姆接触区，在所述深阱内形成漏极欧姆接触区； 形成靠近所述源极欧姆接触区的栅极，靠近所述源极欧姆接触区的栅极至少覆盖所述 源极欧姆接触区与所述高压阱之间的外延层。
32. 根据权利要求31所述的制造方法，其特征在于，在形成所述外延层之前还包括： 在所述半导体衬底内形成第一掺杂类型的埋层，所述外延层覆盖所述埋层。
33. 根据权利要求32所述的制造方法，其特征在于，所述埋层为非线性变掺杂结构，每 一埋层为单一的掺杂区域。
34. 根据权利要求32所述的制造方法，其特征在于，所述埋层为线性变掺杂结构，每一 埋层包括相互分隔的多个掺杂区域。
35. 根据权利要求31所述的制造方法，其特征在于，在形成靠近所述源极欧姆接触区 的栅极之前还包括： 形成场氧化层，所述场氧化层至少覆盖所述高压阱的边界和漏极欧姆接触区之间的外 延层； 在形成靠近所述源极欧姆接触区的栅极时，还一并形成靠近所述漏极欧姆接触区的栅 极，靠近所述漏极欧姆接触区的栅极覆盖所述场氧化层的一部分。
36. 根据权利要求31所述的制造方法，其特征在于，还包括： 在所述外延层内形成与所述高压阱并列的隔离环，所述隔离环具有第一掺杂类型； 在所述隔离环内形成地电位接触区。
37. 根据权利要求36所述的制造方法，其特征在于，还包括： 在所述第一阱内形成与所述源极欧姆接触区并列的体接触区。
38. 根据权利要求31所述的制造方法，其特征在于，所述高压半导体器件的版图包括 直边部分以及与所述直边部分相连的源指头尖部分，所述直边部分沿直线排布，所述源指 头尖部分弯曲排布，其中，相对于所述直边部分，所述源指头尖部分内的深阱和高压阱与所 述源极欧姆接触区之间的间距增大，所述降场层与所述源极欧姆接触区和漏极欧姆接触区 之间的间距不变。
39. 根据权利要求31所述的制造方法，其特征在于，所述漏极欧姆接触区具有第二掺 杂类型，所述高压半导体器件为LDMOS晶体管。
40. 根据权利要求31所述的制造方法，其特征在于，所述漏极欧姆接触区具有第一掺 杂类型，所述高压半导体器件为LIGBT晶体管。
【专利摘要】本发明提供了一种高压半导体器件及其制造方法，该器件包括：第一掺杂类型的半导体衬底；第二掺杂类型的外延层，位于半导体衬底上；第二掺杂类型的高压阱，位于外延层内；第二掺杂类型的深阱，位于高压阱内；第一掺杂类型的降场层，位于外延层的表面和/或外延层的内部，降场层的至少一部分位于深阱内；第一掺杂类型的第一阱，与高压阱并列地位于外延层内；第二掺杂类型的源极欧姆接触区，位于第一阱内；漏极欧姆接触区，位于深阱内；靠近源极欧姆接触区的栅极，至少覆盖源极欧姆接触区与高压阱之间的外延层。本发明能够有效降低工艺制造难度，提高器件参数特性，而且有利于提高器件的可靠性。
【IPC分类】H01L21-336, H01L29-78, H01L29-06
【公开号】CN104835837
【申请号】CN201510305777
【发明人】姚国亮, 张邵华, 吴建兴
【申请人】杭州士兰微电子股份有限公司
【公开日】2015年8月12日
【申请日】2015年6月5日