发生和/或与除了在此示出和/或描述的这些步骤或事件之外的其他步骤或事件同 时发生。此外，实现在此的描述的一个或多个方面或实施例不一定需要所有示出的步骤。而 且，可以在一个或多个单独的步骤和/或阶段过程中实施在此描述的一个或多个步骤。
[0046] 在步骤302中，如图4a所示的实例，在半导体衬底上形成栅极结构。在各个实施 例中，半导体衬底可以包括诸如半导体晶圆和/或半导体晶圆上的一个或多个管芯的任何 类型的半导体主体（例如，硅、硅锗、绝缘体上硅等）以及任何其他类型的半导体和/或与 其相关联的外延层。
[0047] 在步骤304中，如图4b所示的实例，在源极/漏极区处形成注入，源极/漏极区半 导体衬底内位于沿着栅极结构的侧面的位置处。在一些实施例中，连续地实施口袋注入和 选择性轻掺杂漏极（LDD)注入。
[0048] 在步骤306中，如图4c和/或图4d所示的实例，在半导体衬底中的源极/漏极区 内形成源极/漏极凹槽。在一些实施例中，多个蚀刻工艺可以用于形成源极/漏极凹槽。例 如，在一些实施例中，可以对半导体衬底实施各向同性蚀刻工艺以在半导体衬底中形成凹 槽。然后可以实施各向异性蚀刻以实现V形源极/漏极凹槽。
[0049] 在步骤308中，在源极/漏极凹槽的上层处的源极/漏极凹槽内沉积具有第一未 掺杂的应变引发组分浓度的第一未掺杂的应变引发层。在一些实施例中，应变引发组分可 以包括锗。
[0050] 在一些实施例中，应变引发材料可以作为多个不同的外延层沉积在源极/漏极凹 槽内。在一些实施例中，可以在相同的处理室内（即，不从处理室移除半导体衬底）原位沉 积多个不同的外延层。可以通过其他技术中的的物理汽相沉积（PVD)、化学汽相沉积（CVD) 或外延附生来应用沉积。在步骤310中，在源极/漏极凹槽的下层处的源极/漏极凹槽内沉 积具有高于第一应变引发组分浓度的第二应变引发组分浓度的第二未掺杂的应变引发层。
[0051] 在步骤312中，在第一未掺杂的应变引发层和第二未掺杂的应变引发层上面沉积 包含掺杂材料的具有第三组分浓度的掺杂的应变引发层。第三组分浓度可以高于或低于第 一应变引发组分浓度或第二应变引发组分浓度。
[0052] 在步骤314中，在一些实施例中，可以在沉积多层SiGe层的同时实施高温退火。可 以在保持在约700°C和约900°C的范围内的温度和具有在约10托和约200托的范围内的压 力的处理室内实施高温退火持续约30s和约240s之间的时间段。
[0053] 图4a至图4g示出了半导体衬底的截面图的一些实施例，它们示出了形成应变沟 道晶体管器件的方法。虽然参照方法300描述了图4a至图4g，但应当理解，图4a至图4g 中公开的结构不限于这种方法。
[0054] 如图4a所示，在半导体衬底402上形成栅极结构。栅极结构包括选择性地形成在 半导体衬底402上的栅极介电层420。可以通过沉积工艺（例如，化学汽相沉积、物理汽相 沉积等）或通过热氧化形成栅极介电层420。在一些实施例中，例如，栅极介电层420可以 包括诸如二氧化硅（SiO2)或高k介电材料的绝缘材料。
[0055] 在栅极介电层420上方形成栅电极层422。栅电极层422可以包括通过沉积工艺 沉积的多晶硅或金属栅极材料。然后在栅电极层422和栅极介电层420上方选择性地形成 硬掩模层424。随后根据硬掩模层424蚀刻栅极介电层420和栅电极层422以限定栅极区。
[0056] 如图4b所示，实施一次或多次注入502以将掺杂剂引入半导体衬底402,从而形 成设置在栅极结构之间的注入区504。在一些实施例中，一次或多次注入502可以包括口 袋注入。口袋注入区可以延伸到堆叠栅极结构之下的位置。口袋注入改进了晶体管器件的 抗穿透控制（anti-punchthroughcontrol)。在各个实施例中，口袋注入可以包括砷（As) 掺杂剂和/或磷（P)掺杂剂。在一些实施例中，可以在具有在约20KeV(千电子伏特）和约 80KeV之间的范围的能量、具有在约lel2atoms/cm2 (原子/平方厘米）和约lel4atoms/cm2 之间的范围的剂量以及具有在约15°和约45°之间的范围的倾斜角的情况下实施口袋注 入。
[0057] 在其他实施例中，一次或多次注入502可以包括对半导体衬底402实施的轻掺杂 漏极（LDD)注入。LDD注入改进SCE(短沟道效应）控制。在各个实施例中，LDD注入可以 包括二氟化硼（BF2)掺杂剂或硼（B)掺杂剂。可以在在约IKeV和约IOKeV之间的范围的 能量、在约lel3atoms/cm2和约lel6atoms/cm2之间的范围的剂量以及约0°和约30°之间 的范围的倾斜角的情况下实施LDD注入。
[0058] 如图4c所示，选择性地蚀刻半导体衬底402以形成源极凹槽508a和漏极凹槽 508b。在一些实施例中，可以通过多蚀刻工艺形成源极凹槽508a和漏极凹槽508b。半导 体衬底402可以暴露于各向同性蚀刻剂506,该各向同性蚀刻剂配置为产生具有各向同性 蚀刻轮廓（例如，U形蚀刻轮廓）的凹槽508a和508b。在一些实施例中，各向同性蚀刻剂 506可以包括干蚀刻剂。例如，在一些实施例中，各向同性蚀刻剂506可以包括使用工艺气 体的干蚀刻剂，工艺气体包括四氟化碳（CF4)、氯气（Cl2)、三氟化氮（NF3)、六氟化硫（SF6) 和/或氦（He)。
[0059] 如图4d所示，半导体衬底402可以进一步暴露于各向异性蚀刻剂510。各向异性 蚀刻剂510进一步蚀刻凹槽508a和508b以产生具有各向异性蚀刻轮廓的源极凹槽404a 和漏极凹槽404b。在一些实施例中，各向异性蚀刻剂510可以包括湿蚀刻剂。例如，各向异 性蚀刻剂510可以包括四甲基氢氧化铵（TMH)。TMH产生〈111>平面以形成倾斜角为约 110度至约140度的'V'形或钻石形凹槽。在一些实施例中，半导体衬底402可以暴露于 TMAH蚀刻剂，其包括以介于约20°C和约KKTC之间的温度保持在处理室内的浓度介于1% 至30%之间的水溶液，以形成介于约300A和约丨000A之间的凹槽深度。
[0060] 在一些实施例中，可以在形成源极凹槽404a和漏极凹槽404b之前在栅极结构 的相对两侧上形成侧壁间隔件416。在一些实施例中，可以通过以下步骤形成侧壁间隔件 416 :在半导体衬底402上沉积氮化物，以及选择性地蚀刻氮化物以形成侧壁间隔件416。
[0061] 如图4e至图4g所示，实施多层SiGe生长工艺以在源极凹槽404a和漏极凹槽404b 内形成应变引发SiGe材料。在一些实施例中，在源极凹槽和漏极凹槽内沉积硅锗（SiGe) 材料之前，实施预清洗工艺以从源极凹槽和漏极凹槽中去除表面缺陷和/或污染物。在一 些实施例中，预清洗工艺可以包括湿清洗工艺（例如，基于氢氟酸（HF))或干清洗工艺（例 如，使用前-Ni娃化物（SiCoNi)或Certas)。
[0062] 如图4e所不，第一未掺杂的SiGe层412a和底部未掺杂的SiGe层412c沉积在源 极凹槽404a和漏极凹槽404b的尖部区域和底部区上。尖部区域包括具有〈111>平面的两 个侧表面的交叉点。底部区和尖部区域处的第一外延速率比侧壁区处的第二外延速率更 快，侧壁区包括具有〈111>平面的侧表面。在一些实施例中，第一未掺杂的SiGe层的厚度为 约2nm至IOnm,并且底部未掺杂的SiGe层的厚度为约5nm至15nm。形成了相对较低的锗 浓度。在沉积期间施加第一Ge/Si气体流量比。例如，可以施加约0. 001至约0. 01的Ge/ Si的气体流量比。
[0063] 如图4f所不，在第一未掺杂的SiGe层和底部未掺杂的SiGe层上沉积第二未掺杂 的SiGe层412b。第二区包括具有侧表面（具有〈111>平面）的侧壁区。注意，第二未掺杂 的SiGe层的生长比第一未掺杂的SiGe层和底部未掺杂的SiGe层的生长更慢。在一些实 施例中，第二未掺杂的SiGe层的厚度为约5nm至15nm。形成了相对较高的锗浓度。可以 意识到，第二Ge/