一种hvpmos器件及其制造方法
【技术领域】
[0001]本发明涉及一种HVPMOS器件及其制造方法，尤其是降低HVPMOS器件导通电阻的方法，及对应的HVPMOS器件。
【背景技术】
[0002]HVPMOS (High voltage positive channel Metal Oxide Semiconductor,高电压P沟道金属氧化物半导体)因为电路工艺简单，价格便宜，所以在很多数字控制电路得到了广泛的应用。
[0003]现有技术中，通常在25B⑶工艺平台生产HVPMOS，而25B⑶工艺平台中标准的FOX工艺是一个4000+2000A的StackFOX Process (堆叠场氧化层处理)，可以用于生产不同类型的半导体器件。其中2000A FOX是为形成NLDMOS (N沟道横向双扩散金属氧化物半导体场效应晶体管)的Drift区(漂移区)而设计的，如果生产过程中不需要NLDMOS半导体器件，出于降低成本的因素考虑，经常会使用一步到位的6500A FOX工艺。
[0004]在实现本发明的过程中，发明人发现使用一步到位的6500A FOX工艺存在以下缺陷:使用6500A FOX工艺需要的时间是4000+2000A的FOX工艺时间的两倍，因此生产出来的HVPMOS半导体器件的漂移区(Drift)表面电阻会较大，从而导致整个HVPMOS半导体器件的导通电阻(RDSON)较大，这样就会影响整个HVPMOS半导体器件的参数指标。
【发明内容】
[0005]本发明的目的在于提供一种HVPMOS器件及其制造方法，能够解决现有技术中导通电阻较大的缺陷，同时还可以提高HVPMOS器件的击穿电压。
[0006]一方面，本发明提供的HVPMOS器件包括:
[0007]P型衬底，设置在底部；
[0008]缓冲层，设置在所述P型衬底上方；
[0009]N型阱区，设置在所述缓冲层上方；
[0010]侧面隔离区，设置在所述N型阱区外侧；
[0011 ] 栅极，设置在所述N型阱区之上；
[0012]源区，设置在所述栅极左侧；
[0013]漏区，设置在所述栅极右侧，所述漏区包括位于N型阱区内的漂流层，设置在所述漂流层上方的场氧化层和P型重掺杂区；其特征在于，
[0014]在所述HVPMOS器件的漂流层有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6) XlO14CnT2 量级。
[0015]进一步地,所述P型杂质注入能量为20Kev。
[0016]进一步地，所述P型注入的杂质为硼离子。
[0017]另一方面，本发明提供一种HVPMOS器件制造方法，包括:
[0018]首先提供一种半导体器件包括P型衬底，设置在底部；缓冲层，设置在所述P型衬底上方；N型阱区，设置在所述缓冲层上方；侧面隔离区，设置在所述N型阱区外侧；栅极，设置在所述N型阱区之上；源区，设置在所述栅极左侧；漏区，设置在所述栅极右侧，所述漏区包括位于N型阱区内的漂流层，设置在所述漂流层上方的场氧化层和P型重掺杂区；
[0019]然后在所述HVPMOS器件的漂流层有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6) XlO14CnT2 量级。
[0020]进一步地，所述P型杂质注入能量为20Kev。
[0021]进一步地，所述P型注入的杂质为硼离子。
[0022]本发明的有益效果:与现有技术相比，通过调节漂移区的P型杂质注入浓度，可以非常有效地减低HVPMOS器件的导通电阻。而且因为在漂移区增加P型杂质注入，还优化了漂移区的最大电场强度，提高了 HVPMOS器件的击穿电压；使得HVPMOS器件的多个性能参数都得到改善。
【附图说明】
[0023]图1为本发明一实施例涉及HVPMOS器件的剖视图；
[0024]图2为本发明一实施例涉及P型杂质注入区浓度与导通电阻和击穿电压之间的关系图；
[0025]图3为本发明一实施例涉及P型杂质注入区浓度与击穿电压的关系图；
[0026]图4为本发明一实施例涉及P型杂质注入区浓度与HVPMOS器件输出特性的关系图。
【具体实施方式】
[0027]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0028]如图1所示，作为本发明一优选实施例，首先提供一种HVPMOS器件I包括:P型衬底(P-sub) 9，设置在底部；缓冲层(DN+) 8，设置在所述P型衬底(P-sub)上方；N型阱区(Nwell)7，设置在所述缓冲层(DN+)上方；侧面隔离区，设置在所述N型阱区外侧，优选地，侧面隔离区为P型阱区(Pwell) 5、6 ;栅极(Gate) 2，设置在所述N型阱区(Nwell)之上；源区(Source) 4,设置在所述栅极(Gate)左侧；源区(Source) 4包括位于N型讲区(Nwell) 7内的P型重掺杂区(P+) 41、N型重掺杂区(N+) 42、和场氧化层(FOX) 43 ;漏区(Drain) 3，设置在所述栅极(Gate) 2右侧，所述漏区(Drain) 3包括位于N型阱区(Nwell) 7内的漂流层(Drift或者简称HP) 34,35,设置在所述漂流层(Drift或者简称HP) 34,35上方的场氧化层(F0X)31、33和P型重掺杂区(P+)32 ;在所述HVPMOS器件的漂流层(Drift或者简称HP)34,35有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6) X 114CnT2量级。
[0029]优选地,所述P型杂质注入能量为20Kev。
[0030]优选地，所述P型注入的杂质为硼离子。
[0031]另一方面，本发明还提供一种HVPMOS器件制造方法，包括:
[0032]首先提供一种半导体器件包括P型衬底(P-sub)9，设置在底部；缓冲层(DN+)8，设置在所述P型衬底(P-sub)上方；N型阱区(Nwell)7，设置在所述缓冲层(DN+)上方；侧面隔离区，设置在所述N型阱区外侧，优选地，侧面隔离区为P型阱区(Pwell) 5、6 ;栅极(Gate)2，设置在所述N型阱区(Nwell)之上；源区(Source) 4，设置在所述栅极(Gate)左侧；源区(Source) 4包括位于N型阱区(Nwell) 7内的P型重掺杂区(P+) 41、N型重掺杂区(N+)42、和场氧化层(FOX)43 ;漏区(Drain) 3，设置在所述栅极(Gate) 2右侧，所述漏区(Drain)3包括位于N型阱区(Nwell) 7内的漂流层(Drift或者简称HP) 34,35,设置在所述漂流层(Drift或者简称HP) 34,35上方的场氧化层(FOX) 31,33和P型重掺杂区(P+) 32 ;然后在所述HVPMOS器件的漂流层(Drift或者简称HP)有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6) X 114CnT2 量级。
[0033]优选地,所述P型杂质注入能量为20Kev。
[0034]优选地，所述P型注入的杂质为硼离子。
[0035]如图2所示，当P型杂质注入面密度为1.4X 114CnT2量级时，HVPMOS器件对应的击穿电压(BV)为49V，导通电阻为65mohm.mm2。当P型杂质注入面密度为1.0X 1014cm_2量级时，HVPMOS器件对应的击穿电压(BV)为41V，导通电阻为95mohm.mm2。当P型杂质注入面密度为1.2X 11W2量级时，HVPMOS器件对应的击穿电压(BV)为47.5V，导通电阻为77mohm.mm2 ο
[0036]所以通过上述参数可以发现，P型杂质注入面密度为1.0X 114CnT2量级与P型杂质注入面密度为1.4X 114CnT2量级相比较，导通电阻由95mohm.mm2减小至65mohm.mm2,减低了 32% ;而击穿电压提高了 8V ;这样HVPMOS器件的多个性能参数都得到改善。
[0037]图3为本发明一实施例涉及P型杂质注入区浓度与击穿电压的关系图；可以看出，在P型杂质注入面密度为1.4X 11W2量级时，HVPMOS器件两端的导通电压较面密度为1.2X 114CnT2量级时更大。而P型杂质注入面密度为1.2X 114CnT2量级时，HVPMOS器件两端的导通电压较面密度为1.0X 114CnT2量级时更大。所以优选地，将P型杂质注入面密度设置为1.4X 11W2量级。
[0038]图4为本发明一实施例涉及P型杂质注入区浓度与HVPMOS器件输出特性的关系图。可以看出，HVPMOS器件在导通状态时，随着P型杂质注入面密度为从1.0X 114CnT2量级，增加到1.2 X 114CnT2量级，再增加至1.4X 114CnT2量级时，HVPMOS器件能承受的电压和电流都不断增加。
[0039]因此，本发明实施例中，优选地P型杂质注入面密度为1.4X 114CnT2量级时，可以使得HVPMOS器件的多个性能参数都得到改善。
[0040]需要指出的是，熟悉该领域的技术人员对本发明的【具体实施方式】所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述【具体实施方式】。
【主权项】
1.一种HVPMOS器件，包括: P型衬底，； 缓冲层，位于所述P型衬底上方； N型阱区，位于所述缓冲层上方； 侧面隔离区，位于所述N型阱区外侧； 栅极，位于所述N型阱区上方； 源极区和漏极区，分别位于所述栅极的两侧； 漂移区，位于所述漏极区下方； 其特征在于， 在所述漂移区有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6) X 114cnT2量级。2.如权利要求1所述的HVPMOS器件，其特征在于，所述P型杂质注入能量为20Kev。3.如权利要求1或2所述的HVPMOS器件，其特征在于，所述P型注入的杂质为硼离子。4.一种HVPMOS器件制造方法，包括: 首先提供一种半导体器件包括P型衬底；在所述P型衬底上方生长一层缓冲层；N型阱区，设置在所述缓冲层上方；侧面隔离区，设置在所述N型阱区外侧；栅极，设置在所述N型阱区之上；在所述栅极两侧形成漏极区和源极区，在所述漏区下方形成有漂流层； 其中，对所述漂流层进行P型杂质注入，所述P型杂质注入面密度为(1.2-1.6) XlO14CnT2 量级。5.如权利要求4所述的HVPMOS器件制造方法，其特征在于，所述P型杂质注入能量为20Kevo6.如权利要求4或5所述的HVPMOS器件制造方法，其特征在于，所述P型注入的杂质为硼离子。
【专利摘要】本发明提供的HVPMOS器件及其制造方法，所述HVPMOS器件包括：P型衬底，设置在底部；缓冲层，设置在所述P型衬底上方；N型阱区，设置在所述缓冲层上方；侧面隔离区，设置在所述N型阱区外侧；栅极，设置在所述N型阱区之上；源区，设置在所述栅极左侧；漏区，设置在所述栅极右侧，所述漏区包括位于N型阱区内的漂流层，设置在所述漂流层上方的场氧化层和P型重掺杂区；其特征在于，在所述HVPMOS器件的漂流层有P型杂质注入，所述P型杂质注入面密度为(1.2-1.6)×1014cm-2量级。通过在漂移区进行P型杂质注入的浓度，可以非常有效地减低HVPMOS器件的导通电阻和提高击穿电压等性能参数。
【IPC分类】H01L21/336, H01L29/78, H01L29/06
【公开号】CN104882479
【申请号】CN201410073866
【发明人】马栋, 王楠, 樊杨, 陈斌, 彭宇飞
【申请人】无锡华润上华半导体有限公司
【公开日】2015年9月2日
【申请日】2014年2月28日