一种化学机械研磨的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种化学机械研磨的方法。
【背景技术】
[0002]随着便携式电子设备的高速发展(比如移动电话、数码相机、MP3播放器以及PDA等)，对于数据存储的要求越来越高。非挥发性存储器由于具有断电情况下仍能保存数据的特点，成为这些设备中最主要的存储部件，其中，由于闪存(flash memory)可以达到很高的芯片存储密度，而且没有引入新的材料，制造工艺兼容，因此，可以更容易更可靠的集成到拥有数字和模拟电路中。
[0003]浮栅结构存储器是重要的闪存器件中的一种，是目前被大量使用和普遍认可的主流存储器类型，广泛的应用于电子和计算机行业。常规浮栅结构是首先在衬底上形成一层隧穿氧化层、浮置栅极以及ONO (氧化物-氮化物-氧化物的结构绝缘隔离层)和一层控制栅极，并在衬底两侧分别形成源/漏区，在浮栅结构的制备过程中浮栅平坦化步骤成为嵌入式内存(embedded flash)工艺中重要的一个步骤，因此如何降低浮栅CMP过程中的缺陷成为需要解决的问题。
[0004]由于嵌入式内存的特殊图案，以及分布问题，导致在CMP过程中CMP研磨液(slurry)分布不均勻,在研磨垫(pad)研磨所述控制栅极(多选多晶娃)层时引起多晶娃的残留，主要缺陷为尺寸较小的区域，所述缺陷会影响产品的产率。
[0005]现有技术中在浮栅制备过程中CMP的方法如图1a-1c所示，其中提供半导体衬底101在所述半导体衬底中形成元器件图案10，然后在所述元器件上形成浮栅层102以及等离子体氧化物层103，然后在所述等离子体氧化物层103上形成CMP研磨液104，其中由于所述等离子体氧化物层103的表面凹凸不平，因此在所述等离子体氧化物层103上形成的研磨液104不均一，其中在小的凹槽中所述研磨液很难进入，因此所述研磨液分布较少，在开口尺寸较大的凹槽以及凸起的地方研磨液分布较多，然后执行高拉力(high downforce)CMP以及低下压力(low down force) CMP,得到如图1c所示图案，由该图可以看出，在器件的左侧由于所述元器件图案10之间间距较小，造成研磨液分布较少，从而造成多晶硅层有一定的残留，引起缺陷。
[0006]需要说明的是不仅在浮栅制备过程中存在所述问题，在其他需要CMP的工艺中同样存在类似的问题，因此需要对现有的化学机械研磨的方法进行改进，以便消除上述问题。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]为了解决现有技术中存在的问题，本发明提出了一种化学机械研磨的方法，包括:
[0009]步骤(a)提供晶圆；
[0010]步骤(b)在所述晶圆的表面上提供研磨液，并先后执行高下压力研磨步骤和第一低下压力研磨步骤；
[0011]步骤(C)执行主清洗步骤，以去除部分所述研磨液和残留物，并使剩余的研磨液分布均匀；
[0012]步骤(d)执行第二低下压力研磨步骤，在该步骤中不再涂覆研磨液，通过研磨去除所述晶圆上的缺陷同时去除剩余的所述研磨液。
[0013]作为优选，在所述晶圆上形成有元器件层和掩膜层。
[0014]作为优选，所述元器件层包括浮栅层，所述浮栅层选用多晶硅层；
[0015]所述掩膜层选用等离子体氧化物层。
[0016]作为优选，在所述步骤(b)中将所述晶圆研磨至目标厚度。
[0017]作为优选，在所述步骤(C)中执行主清洗步骤，以平整所述晶圆表面。
[0018]作为优选，所述高下压力研磨步骤的研磨时间为40-50S，以去除部分所述晶圆。
[0019]作为优选，所述高下压力研磨步骤的研磨时间为45s。
[0020]作为优选，所述第一低下压力研磨步骤的时间由剩余所述晶圆的厚度以及所述晶圆的目标厚度确定。
[0021]作为优选，所述步骤(C)中主清洗步骤的时间为5-15s。
[0022]作为优选，所述步骤(C)中主清洗步骤的时间为8s。
[0023]作为优选，所述第二低下压力研磨步骤的时间为l_5s。
[0024]作为优选，所述第二低下压力研磨步骤的时间为2s。
[0025]本发明为了解决现有技术中存在的问题，提供了一种新的化学机械研磨的方法，在所述方法中将常规的化学机械研磨方法分为3个步骤，首先执行高下压力研磨、低下压力研磨，主清洗步骤，以及最后的低下压力研磨，所述三个步骤均在同一化学机械研磨腔室中进行。
[0026]在本发明中通过添加主清洗步骤，以使在高下压力研磨、低下压力研磨之后所述晶圆具有较为平整的表面，最后执行的低下压力研磨步骤可以去除晶圆上残留的研磨液，该步骤不仅能够去除晶圆上的缺陷，例如残留的多晶硅，还可解决研磨液残留的问题，彻底的清洗晶圆，以进一步提高晶圆的良率。
【附图说明】
[0027]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0028]图1a-1c为根据现有技术中CMP的工艺过程示意图；
[0029]图2a_2c为本发明一【具体实施方式】中CMP的工艺过程示意图；
[0030]图3为本发明一【具体实施方式】中CMP的工艺流程图。
【具体实施方式】
[0031]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0032]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0033]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0034]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0035]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0036]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0037]为了解决现有技术中存在的问题，本发明提出了一种CMP的方法，包括:
[0038]步骤(a)提供晶圆；
[0039]步骤(b)在所述晶圆的表面上提供研磨液，并先后执行高下压力研磨步骤和第一低下压力研磨步骤；
[0040]步骤(C)执行主清洗步骤，以去除部分所述研磨液和残留物，并使剩余的研磨液分布均匀；
[0041]步骤(d)执行第二低下压力研磨步骤，在该步骤中不再涂覆研磨液，通过研磨去除所述晶圆上的缺陷同时去除剩余的所述研磨液。
[0042]下面结合图2a_2c对所述方法作进一步的说明。
[0043]首先，执行步骤201提供晶圆，所述晶圆上形成有元器件层和掩膜层203。
[0044]如图2a所示，首先提供晶圆，所述晶圆至少包括半导体衬底201，所述半导体衬底201可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI )、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底201上可以被定义有源区。