一种半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种嵌入式锗硅层的制作方法。
【背景技术】
[0002]为了提高PMOS器件沟道中载流子的迁移率，在PMOS器件将要形成源/漏区的部分制作凹槽以形成嵌入式锗硅层的技术已经成为广为关注的热点。对于45nm以下节点的半导体制造工艺，由于器件尺寸的按比例缩小，器件沟道的长度也相应缩短，因此，有相关研究指出在PMOS器件将要形成源/漏区的部分制作侧壁向器件沟道方向内凹的凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求；同时，由于这种凹槽具有在栅极侧墙下方较大下切的特点，因此，在这种凹槽中形成的嵌入式锗硅层可以对器件沟道区产生更大的应力。
[0003]制作具有上述特点的凹槽的基本思路是:采用干法蚀刻在PMOS器件将要形成源/漏区的部分先形成一个凹槽，然后采用湿法蚀刻使该凹槽的侧壁向器件沟道方向内凹。如图1A所示,在实施所述干法蚀刻之前,需要在栅极结构101 (作为示例,栅极结构101包括自下而上层叠的栅极介电层101a、栅极材料层1lb和栅极硬掩蔽层1lc)的两侧依次形成第一侧墙102和第二侧墙103，其中，第一侧墙102的构成材料为氧化物，第二侧墙103的构成材料为采用以六氯乙硅烷为基础源气体的炉温化学气相沉积工艺形成的氮化硅，在形成所述凹槽之后，于所述凹槽中外延生长嵌入式锗硅层104，并在嵌入式锗硅层104的顶部形成硅帽层105 ;如图1B所示，在形成硅帽层105之后，实施湿法蚀刻去除第二侧墙103，由于第二侧墙103的构成材料为采用以六氯乙硅烷为基础源气体的炉温化学气相沉积工艺形成的氮化硅，所述湿法蚀刻的腐蚀液热磷酸对该氮化硅具有很高的蚀刻速率，难以精确控制蚀刻终点，进而导致嵌入式锗硅层104的邻近第二侧墙103的部分也被去除，形成孔洞106,影响器件的性能。
[0004]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上形成有栅极结构，在所述栅极结构两侧形成有第一侧墙和第二侧墙，所述第一侧墙位于所述栅极结构和所述第二侧墙之间，所述第二侧墙的构成材料为采用原子层沉积工艺形成的氮化硅；在所述半导体衬底的PMOS区的将要形成源/漏区的部分形成嵌入式锗硅层，并在所述嵌入式锗硅层的顶部形成硅帽层；去除所述第二侧墙，仅在所述第一侧墙和所述硅帽层之间残留部分所述第二侧墙。
[0006]进一步，所述第一侧墙的构成材料为氧化物。
[0007]进一步，形成所述嵌入式锗硅层的步骤包括:通过所述第二侧墙所构成的工艺窗口，采用先干法蚀刻再湿法蚀刻的工艺在所述半导体衬底中形成Σ状凹槽；对所述Σ状凹槽进行预处理，以确保所述Σ状凹槽的侧壁及底部具有清洁的表面；采用选择性外延生长工艺形成所述嵌入式锗硅层，以完全填充所述Σ状凹槽。
[0008]进一步，所述选择性外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
[0009]进一步，所述嵌入式锗硅层掺杂有硼，所述硅帽层的构成材料为硅或者硼硅。
[0010]进一步，采用湿法蚀刻实施所述去除，所述湿法蚀刻的腐蚀液为热磷酸。
[0011]进一步，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
[0012]根据本发明，可以有效避免所述湿法蚀刻对所述嵌入式锗硅层的刻蚀。
【附图说明】
[0013]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0014]附图中:
[0015]图1A为根据现有技术在PMOS的将要形成源/漏区的部分形成嵌入式锗硅层之后的器件的示意性剖面图；
[0016]图1B为实施湿法蚀刻去除图1A所示出的PMOS的栅极结构两侧的第二侧墙时在嵌入式锗硅层邻近第二侧墙的部分中形成孔洞的示意性剖面图；
[0017]图2A-图2B为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0018]图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0019]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0020]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的嵌入式锗硅层的制作方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0021]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0022][示例性实施例]
[0023]下面，参照图2A-图2B和图3来描述根据本发明示例性实施例的方法形成嵌入式锗硅层的详细步骤。
[0024]参照图2A-图2B，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0025]首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI )、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。在半导体衬底200中形成有隔离结构，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。隔离结构将半导体衬底200分为NMOS区和PMOS区，图示中仅示出PMOS区。半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略，对于PMOS区而言，所述阱结构为N阱并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS区的阈值电压Vth。
[0026]在半导体衬底200上形成有栅极结构201，作为示例，栅极结构201包括自下而上依次层叠的栅极介电层201a、栅极材料层201b和栅极硬掩蔽层201c。栅极介电层201a的构成材料包括氧化物，例如二氧化硅(Si02)。栅极材料层201b的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物包括氮化钛(TiN);导电性金属氧化物包括氧化铱(IrO2);金属硅化物包括硅化钛(TiSi)。栅极硬掩蔽层201c的构成材料包括氧化物、氮化物、氮氧化物和无定形碳中的一种或多种，其中，氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未掺杂硅玻璃(USG)、旋涂玻璃(S0G)、高密度等离子体(HDP)或旋涂电介质(SOD);氮化物包括氮化硅(SiN);氮氧化物包括氮氧化硅(S1N);在本实施例中，栅极介电层201a的构成材料为二氧化硅，栅极材料层201b的构成材料为多晶娃，栅极硬掩蔽层201c的构成材料为氮化娃。栅极介电层201a、栅极材料层201b以及栅极硬掩蔽层201c的形成方法可以采用本领域技术人员所熟习的