5]至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。参看图2H，由于隔离材料层202的存在，即使形成的用于定义前述指定区域的自对准硅化物阻挡层210发生漂移现象，也不会露出重掺杂源/漏区208邻近栅极结构205的部分，从而避免在该部分形成自对准硅化物。根据本发明，可以使最终形成的半导体器件具有更为稳定的静电防护特性。
[0046]需要说明的是，本发明提出的在漏极的与栅极相邻近的部分之上形成隔离材料层的方法，同样适用于源极的与栅极相邻近的部分，且在源极的与栅极相邻近的部分以及在漏极的与栅极相邻近的部分之上同时形成隔离材料层202 (即在半导体衬底200中的有源区与栅极结构205相邻近的部分之上形成隔离材料层202)。
[0047]参照图3A-图3G，其中示出了根据本发明示例性实施例二的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0048]首先，如图3A所示，提供半导体衬底300，半导体衬底300的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。半导体衬底300中形成有隔离结构、各种阱(well)结构等，为了简化，图示中予以省略。
[0049]接下来，在半导体衬底300的将要形成漏极和源极的区域中的与后续形成的栅极相邻近的部分同时形成凹槽301。形成凹槽301的工艺步骤包括:通过旋涂、曝光、显影等工艺在半导体衬底300上形成具有凹槽301的图案的光刻胶层；以所述光刻胶层为掩膜，蚀刻半导体衬底300以在其中形成凹槽301 ;通过灰化工艺去除所述光刻胶层。
[0050]接着，如图3B所示，在凹槽301中填充隔离材料层302，其工艺步骤包括:在半导体衬底300上沉积形成隔离材料层302，完全填充凹槽301 ;执行化学机械研磨，直至露出半导体衬底300。在本实施例中，隔离材料层302的材料优选二氧化硅。
[0051]接着，如图3C所示，在半导体衬底300上形成栅氧化物层303。在本实施例中，采用热氧化工艺形成栅氧化物层303。然后，沉积栅材料层304，覆盖栅氧化物层303和隔离材料层302。在本实施例中，栅材料层304的材料优选多晶硅。
[0052]接着，如图3D所示，实施常规的图案化工艺，依次蚀刻栅材料层304和栅氧化物层303，在半导体衬底300上形成栅极结构305。需要注意的是，形成的栅极结构305中的栅材料层304的宽度大于栅氧化物层303的宽度，栅极结构305中的栅材料层304与半导体衬底300中的隔离材料层302部分交叠。
[0053]接着，如图3E所示，实施轻掺杂离子注入，以在栅极结构305两侧的半导体衬底300中形成未激活的轻掺杂源/漏区306。
[0054]在现有技术中，以NMOS晶体管为例进行说明，所述轻掺杂离子注入是以栅极结构305为掩膜，对半导体衬底300进行轻掺杂离子注入，以在半导体衬底300中形成未激活的轻掺杂源/漏区306。由于该区域为NMOS晶体管区域，因此，轻掺杂离子注入的掺杂离子可以是磷离子或者砷离子等。
[0055]当轻掺杂离子注入的掺杂离子为磷离子时，离子注入的能量范围为l_20keV，离子注入的剂量为1.0Xe14-1.0Xe15Cm_2。当轻掺杂离子注入的掺杂离子为砷离子时，离子注入的能量范围为2-35keV，离子注入的剂量为1.0Xe14-1.0Xe15cm_2。
[0056]当MOS晶体管为PMOS晶体管时，轻掺杂离子注入的掺杂离子可以是硼离子或者铟离子等。
[0057]当轻掺杂离子注入的掺杂离子为硼离子时，离子注入的能量范围为0.5-10keV，离子注入的剂量为1.0Xe14-1.0Xe15Cm_2。当轻掺杂离子注入的掺杂离子为铟离子时，离子注入的能量范围为10-70keV，离子注入的剂量为L0Xe14-1.0Xe15cm_2。
[0058]接下来，执行快速热退火工艺，以在半导体衬底300中形成轻掺杂源/漏区。通过所述快速热退火，可以激活轻掺杂源/漏区中的掺杂离子并消除上述离子注入产生的缺陷。在其它实施例中，也可以采用其它退火方式，应能达到类似的效果。
[0059]接着，如图3F所示，在栅极结构305的两侧形成侧壁结构307，其中，侧壁结构307由氧化物、氮化物或者二者的组合构成。
[0060]接下来，实施重掺杂离子注入并退火，以在侧壁结构307两侧的半导体衬底300中形成重掺杂源/漏区308。形成重掺杂源/漏区308的工艺为本领域技术人员所熟习，在此不再加以赘述。
[0061]接着，如图3G所示，实施常规的自对准硅化物形成工艺，在栅极结构305的顶部以及重掺杂源/漏区308的上部的指定区域形成自对准硅化物309。形成自对准硅化物309的工艺为本领域技术人员所熟习，在此不再加以赘述。
[0062]参照图4，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
[0063]在步骤401中，提供半导体衬底，在半导体衬底的将要形成有源区的区域中的与半导体衬底之上将要形成的栅极结构相邻近的部分形成凹槽；
[0064]在步骤402中，在凹槽中填充隔离材料层；
[0065]在步骤403中，在半导体衬底上形成栅氧化物层；
[0066]在步骤404中，沉积栅材料层，覆盖栅氧化物层和隔离材料层；
[0067]在步骤405中，依次蚀刻栅材料层和栅氧化物层，在半导体衬底上形成栅极结构；
[0068]在步骤406中，在栅极结构两侧的半导体衬底中依次形成轻掺杂源/漏区和重掺杂源/漏区；
[0069]在步骤407中，在栅极结构的顶部以及重掺杂源/漏区的上部的指定区域形成自对准硅化物。
[0070]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制造方法，包括: 提供半导体衬底，在所述半导体衬底的将要形成有源区的区域中的与所述半导体衬底之上将要形成的栅极结构相邻近的部分形成凹槽； 在所述凹槽中填充隔离材料层； 在所述半导体衬底上形成栅氧化物层； 沉积栅材料层，覆盖所述栅氧化物层和所述隔离材料层； 依次蚀刻所述栅材料层和所述栅氧化物层，在所述半导体衬底上形成栅极结构，其中，所述栅极结构中的栅材料层的宽度大于栅氧化物层的宽度。2.根据权利要求1所述的方法，其特征在于，所述部分位于所述有源区中的漏区，或者所述部分位于所述有源区中的漏区和源区。3.根据权利要求1所述的方法，其特征在于，形成所述凹槽的工艺步骤包括:通过旋涂、曝光、显影工艺在所述半导体衬底上形成具有所述凹槽的图案的光刻胶层；以所述光刻胶层为掩膜，蚀刻所述半导体衬底以在其中形成所述凹槽；通过灰化工艺去除所述光刻胶层。4.根据权利要求1所述的方法，其特征在于，所述填充隔离材料层的工艺步骤包括:在所述半导体衬底上沉积形成所述隔离材料层，完全填充所述凹槽；执行化学机械研磨，直至露出所述半导体衬底。5.根据权利要求1所述的方法，其特征在于，采用热氧化工艺形成所述栅氧化物层，所述隔离材料层的材料为二氧化硅，所述栅材料层的材料为多晶硅。6.根据权利要求1所述的方法，其特征在于，在形成所述栅极结构之后，还包括下述步骤:在所述栅极结构两侧的半导体衬底中依次形成轻掺杂源/漏区和重掺杂源/漏区；在所述栅极结构的顶部以及所述重掺杂源/漏区的上部的指定区域形成自对准硅化物。7.根据权利要求6所述的方法，其特征在于，在形成所述轻掺杂源/漏区之后形成重掺杂源/漏区之前，还包括在所述栅极结构的两侧形成侧壁结构的步骤。8.一种半导体器件，包括: 半导体衬底； 形成在所述半导体衬底上的栅极结构，其中，所述栅极结构中的栅材料层的宽度大于栅氧化物层的宽度； 形成在所述半导体衬底的有源区中的与形成在所述半导体衬底之上的栅极结构相邻近的部分之上的隔离材料层。9.根据权利要求8所述的器件，其特征在于，所述部分位于所述有源区中的漏区，或者所述部分位于所述有源区中的漏区和源区。10.根据权利要求8所述的器件，其特征在于，所述隔离材料层的材料为二氧化硅，所述栅材料层的材料为多晶硅。
【专利摘要】本发明提供一种半导体器件及其制造方法，所述制造方法包括：提供半导体衬底，在半导体衬底的将要形成有源区的区域中的与半导体衬底之上将要形成的栅极结构相邻近的部分形成凹槽；在凹槽中填充隔离材料层；在半导体衬底上形成栅氧化物层；沉积栅材料层，覆盖栅氧化物层和隔离材料层；依次蚀刻栅材料层和栅氧化物层，在半导体衬底上形成栅极结构，其中，栅极结构中的栅材料层的宽度大于栅氧化物层的宽度；在栅极结构两侧的半导体衬底中依次形成轻掺杂源/漏区和重掺杂源/漏区；在栅极结构的顶部以及重掺杂源/漏区的上部的指定区域形成自对准硅化物。根据本发明，可以使最终形成的半导体器件具有更为稳定的静电防护特性。
【IPC分类】H01L29/78, H01L29/06, H01L21/336
【公开号】CN104979210
【申请号】CN201410143729
【发明人】刘金华
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年10月14日
【申请日】2014年4月11日