Nldmos器件及其制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种N型横向扩散金属氧化物半导体(NLDMOS)器件；本发明还涉及一种NLDMOS器件的制造方法。
【背景技术】
[0002]500V横向扩散金属氧化物半导体(LDMOS)既具有分立器件高压大电流特点，又汲取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化，智能化，低能耗的发展方向。
[0003]击穿电压作为衡量500V器件的关键参数而显得尤为重要，现有技术通过在漂移区的表面形成PTOP层能够增加漂移区的耗尽，实现降低表面电场(Resurf)效果，如图1所示，是现有NLDMOS器件的结构示意图；在硅衬底I上形成由N型深阱2组成，P阱4和漂移区相隔一定距离，P阱4也被一个N型深阱2包围，场氧3形成于N型深阱2表面，栅极结构由栅氧化层6和多晶硅栅7组成，源区Sb形成于P阱4中并和多晶硅栅7自对准，P阱引出区9形成于P阱4表面并由P+区组成，漏区Sb形成于漂移区表面并和场氧3的一侧自对准；在场氧3的靠近漏区8a侧形成有多晶娃场板7a，多晶娃场板7a和多晶娃栅7都是同一层多晶硅光刻刻蚀形成。层间膜10将底部的器件区域覆盖，通过接触孔和正面金属层11引出器件的源极、漏极和栅极。在漂移区的表面形成有PTOP层5，在源区Sb侧的P阱4的底部也形成有PTOP层5，PTOP层5能够增加漂移区的耗尽，降低表面电场，最终提高器件的击穿电压。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种NLDMOS器件，能使漂移区耗尽更深更宽、增加耗尽区面积，能提高器件的击穿电压。此，本发明还提供一种NLDMOS器件的制造方法。
[0005]为解决上述技术问题，本发明提供的NLDMOS器件包括:
[0006]N型掺杂的漂移区，形成于P型半导体衬底中。
[0007]P阱，形成于所述P型半导体衬底中，所述P阱和所述漂移区侧面接触或相隔一定距离。
[0008]形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道；所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区上方。
[0009]由N+区组成的源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中。
[0010]由P+区组成的衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出，所述衬底引出区和所述源区横向接触。
[0011]场氧，位于所述P阱和所述漏区之间的所述漂移区上方，所述场氧的第二侧和所述漏区横向接触，所述场氧的第一侧和所述P阱相隔一段距离；所述多晶硅栅延伸到所述场氧上方。
[0012]第一 PTOP层和第二 PTOP层，形成于所述漂移区表面，所述第一 PTOP层和所述第二PTOP层的横向尺寸相同，在纵向上所述第一 PTOP层和所述第二 PTOP层相隔一定距离且所述第一 PTOP层位于所述第二 PTOP层的底部，且所述第一 PTOP层的深度比所述P阱的底部深度浅或相等。
[0013]进一步的改进是，所述漂移区由第一 N型深阱组成，所述P阱和所述漂移区相隔一定距离，所述P阱被第二 N型深阱包围，所述第一 N型深阱和所述第二 N型深阱工艺条件相同且相隔一定距离。
[0014]进一步的改进是，在所述P阱的底部也形成有所述第一 PTOP层和所述第二 PTOP
层O
[0015]进一步的改进是，所述半导体衬底为娃衬底。
[0016]进一步的改进是，所述栅介质层为栅氧化层。
[0017]进一步的改进是，所述场氧为浅沟槽场氧或局部场氧。
[0018]进一步的改进是，在所述半导体衬底正面形成有层间膜，在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
[0019]进一步的改进是，在所述场氧的顶部的靠近所述漏区一侧形成有多晶硅场板，所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
[0020]为解决上述技术问题，本发明提供的NLDMOS器件的制造方法包括如下步骤:
[0021]步骤一、在P型P型半导体衬底形成N型掺杂的漂移区。
[0022]步骤二、在所述漂移区上方形成场氧。
[0023]步骤三、光刻打开P阱注入区并进行P阱注入在所述P型半导体衬底中形成P阱，所述P阱和所述漂移区侧面接触或相隔一定距离。
[0024]步骤四、光刻打开PTOP注入区域，进行第一次PTOP注入形成第一 PTOP层，进行第二次PTOP注入形成第二 PTOP层，所述第一次PTOP注入的能量大于所述第二 PTOP注入的能量；所述第一 PTOP层和所述第二 PTOP层形成于所述漂移区表面，所述第一 PTOP层和所述第二 PTOP层的横向尺寸相同，在纵向上所述第一 PTOP层和所述第二 PTOP层相隔一定距离且所述第二 PTOP层位于所述第一 PTOP层的底部，且所述第二 PTOP层的深度比所述P阱的底部深度浅或相等。
[0025]步骤五、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道，所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方。
[0026]步骤六、进行N+注入形成源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触。
[0027]步骤七、进行P+注入形成衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出，所述衬底引出区和所述源区横向接触。
[0028]相对于现有单层PTOP层，本发明通过形成两层PTOP层，能使漂移区耗尽更深更宽、增加耗尽区面积，能提高器件的击穿电压。
【附图说明】
[0029]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0030]图1是现有NLDMOS器件的结构示意图；
[0031]图2本发明实施例NLDMOS器件的结构示意图；
[0032]图3A-图3F是本发明实施例方法各步骤中的器件结构示意图。
【具体实施方式】
[0033]如图2所示，本发明实施例NLDMOS器件的结构示意图；本发明实施例NLDMOS器件包括:
[0034]N型掺杂的漂移区，形成于P型半导体衬底101中。所述半导体衬底101为娃衬底。
[0035]P阱104，形成于所述P型半导体衬底101中，所述P阱104和所述漂移区侧面接触或相隔一定距离。
[0036]较佳为，所述漂移区由第一 N型深阱102a组成，所述P阱104和所述漂移区相隔一定距离，所述P阱104被第二 N型深阱102b包围，所述第一 N型深阱102a和所述第二 N型深阱102b工艺条件相同且相隔一定距离。
[0037]形成于所述半导体衬底101上方的多晶硅栅107，所述多晶硅栅107和所述半导体衬底101表面隔离有栅介质层106如栅氧化层，在横向上所述多晶硅栅107从所述P阱104延伸到所述漂移区上方，被所述多晶硅栅107覆盖的所述P阱104用于形成沟道；所述多晶硅栅107的第一侧面位于所述P阱104上方、第二侧面位于所述漂移区上方。
[0038]由N+区组成的源区108b和漏区108a，所述源区108b形成于所述P阱104中并和所述多晶硅栅107的第一侧面自对准，所述漏区108a形成于所述漂移区中。
[0039]由P+区组成的衬底引出区109，所述衬底引出区109形成于所述P阱104中并用于将所述P阱104引出，所述衬底引出区109和所述源区108b横向接触。
[0040]场氧103，位于所述P阱104和所述漏区108a之间的所述漂移区上方，所述场氧103的第二侧和所述漏区108a横向接触，所述场氧103的第一侧和所述P阱104相隔一段距离；所述多晶硅栅107延伸到所述场氧103上方。所述场氧103为浅沟槽场氧或局部场氧。
[0041]第一 PTOP层105a和第二 PTOP层105b，形成于所述漂移区表面，所述第一 PTOP层105a和所述第二 PTOP层105b的横向尺寸相同，在纵向上所述第一 PTOP层105a和所述第二 PTOP层105b相隔一定距离且所述第一 PTOP层105a位于所述第二 PTOP层105b的底部，且所述第一 PTOP层105a的深度比所述P阱104的底部深度浅或相等。在所述P阱104的底部也形成有所述第一 PTOP层105a和所述第二 PTOP层105b。
[0042]在所述半导体衬底101正面形成有层间膜110，在所述层间膜110的顶部形成有由正面金属层111形成的源极、漏极和栅极，所述源极通过穿过所述层间膜110的接触孔和所述源区108b以及所述衬底引出区109接触，所述漏极通过穿过所述层间膜110的接触孔和所述漏区108a接触，所述栅极通过穿过所述层间膜110的接触孔和所述多晶硅栅107接触。
[0043]在所述场氧103的顶部的靠近所述漏区108a —侧形成有多晶硅场板107a，所述多晶硅场板107a通过穿过所述层间膜110的接触孔连接所述漏极。
[0044]如图3A至图3F所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例NLDMOS器件的制造方法包括如下步骤:
[0045]步骤一、如图3A所示，在P型P型半导体衬底101形成N型掺杂的漂移区。较佳为，所述漂移区由第一 N型深阱102a组成，在形成所述第一 N型深阱102a的同时形成第二N型深阱102b，所述第二 N型深阱102b和所述第一 N型深阱102a相隔一定距离，后续形成的P阱104位于所述第二 N型深阱102b中。
[0046]所述半导体衬底101为娃衬底。
[0047]步骤二、如图3B所示，在所述漂移区上方