薄膜晶体管阵列的制作方法
【技术领域】
[0001]本发明涉及薄膜晶体管阵列，特别是涉及适于挠性基板和印刷法的薄膜晶体管阵列。
【背景技术】
[0002]以将半导体自身为基板的晶体管或集成电路技术为基础，在玻璃基板上制造无定形娃(a-Si)或多晶娃(poly-Si)的薄膜晶体管(Thin Film Transistor:TFT)阵列，应用在液晶显示器或电泳显示器等中(非专利文献I)。作为TFT，例如使用图11那样的TFT(图11中半导体形状并未明示)。这里，TFT起到开关的作用，通过赋予至栅极配线2’的选择电压而使TFT为开时，将赋予至源极配线4’的信号电压写入到连接于漏极5的像素电极7中。所写入的电压被保持在由像素电极7/栅绝缘膜/电容器电极10构成的蓄积电容器中。栅绝缘膜相比较于栅电极2、栅极配线2’、电容器电极10及电容器配线10’更处于上层，相比较于源电极4、源极配线4’、漏电极5、像素电极7及未图示出的半导体图案更处于下层。由电容器配线10’向电容器电极10施加电压。这里，在为TFT阵列时，源极及漏极的作用会随所写入的电压的极性而发生改变，因此无法通过动作的特征来决定源极及漏极的名称。因此，为了方便统一了称呼，即将其中一者称作源极、将另一者称作漏极。本发明中，将连接于配线的一者称作源极、将连接于像素电极的一者称作漏极。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:国际公开第2010/107027号
[0006]非专利文献
[0007]非专利文献1:松本正一编著:《液晶r ^ Λ 7° U ^技術一 7夕亍4 7、、Y卜y夕只IXD —(液晶显示器技术-有源矩阵IXD-)》産業図書(产业图书)、1996年11月发行、P.55
【发明内容】
[0008]发明要解决的技术问题
[0009]作为适于印刷法的TFT阵列，我们发明了如图12?14所示在源极配线区域内具有沟槽部、并用条带绝缘层将沟槽部及源极配线覆盖的结构(专利文献I)。通过该结构，由于无需在源极配线4’之外设置TFT区域，因此可以制成像素电极7的面积大的TFT。
[0010]但是，在图12所示的梳子形结构中，漏电极5中存在多个与栅电极2具有重叠且未形成沟槽的部分、即用于给电直至沟槽的部分11 (图15)，因此具有栅极-漏极间容量(=栅极-像素间容量)增大、栅电压从开变成关时的电压变化影响像素电位的所谓栅极连通电压增大、显示品质变差的问题。
[0011]另外，在为图13那样的T字形或图14那样的L字形时，当增大沟槽长度时，源极配线4’的宽度变宽成其2倍，从而具有栅极-源极间容量增大的问题(图16的(a)、17的(a)) ο另外，在如图16的(b)或图17的(b)那样为具有层间绝缘膜8及上部像素电极9的结构时，具有源极-像素间容量增大的问题。当栅极-源极间容量大时，由于流过过剩的充放电电流，因此耗电增大。另外，当源极-像素间容量大时，源极电压的变化影响像素电位的源线耦合增大，显示品质变差。
[0012]另外，在如图15、16的(C)、17的(C)那样在形成沟槽的部分的漏电极5及/或源电极4中存在内角小于180°的角部12时，由于电流集中在其顶点部分，因此具有漏电极5及/或源电极4和顶点附近的半导体图案6易于劣化的问题。
[0013]进而，在栅电极2与电容器电极10的间隔小的部分中，具有易于发生栅极-电容器间短路的问题。
[0014]本发明鉴于上述现有技术的状况而作出，其目的在于提供栅极-源极间容量小、源极-像素间容量小、栅极-漏极间容量(=栅极-像素间容量)小、不易劣化且缺陷少的薄膜晶体管阵列。
[0015]用于解决课题的方法
[0016]用于解决上述课题的本发明的一个方面是一种薄膜晶体管阵列，其在绝缘基板上具有:栅电极及连接于栅电极的栅极配线和电容器电极及连接于电容器电极的电容器配线；栅绝缘膜；以及俯视下在与栅电极重叠的区域内具有彼此的间隙的源电极及漏电极，
[0017]至少在源电极与所述漏电极的间隙中具有半导体图案，
[0018]且所述薄膜晶体管阵列具有:连接于源电极的源极配线；连接于漏电极并在俯视下与所述电容器电极重叠的像素电极；以及覆盖在半导体图案上的保护层，其中，
[0019]在俯视下，漏电极为I根等宽的线状，源电极是线状且是距离漏电极隔着一定间隔将漏电极包围的护套形状，源极配线按照将多个源电极间连接的方式形成、并且比下述区域的宽度细，所述区域是将半导体图案中位于源电极与漏电极的间隙的部分沿着垂直于栅极配线的延伸方向的方向延长的区域。
[0020]另外，也可以是下述的薄膜晶体管阵列:在俯视下，源极配线被收容在将半导体图案中位于源电极与漏电极之间的部分沿着垂直于栅极配线的延伸方向的方向延长的区域的内部。
[0021]另外，还可以是下述的薄膜晶体管阵列:在俯视下，漏电极从平行于栅极配线的延伸方向的方向向平行于源极配线的延伸方向的方向弯曲并延展，源电极的护套形状沿着漏电极的延展方向呈曲线状。
[0022]另外，还可以是下述的薄膜晶体管阵列:在俯视下，漏电极的前端发圆，源电极的护套形状的前端沿着所述漏电极的前端呈曲线状。
[0023]另外，还可以是下述的薄膜晶体管阵列:在俯视下，半导体图案为在沿着源极配线的延伸方向的方向上横跨多个薄膜晶体管的连续的条带形状。
[0024]另外，还可以是下述的薄膜晶体管阵列:在俯视下，半导体图案的边缘与漏电极及包围该漏电极的源电极的护套形状的开口部前端附近交叉。
[0025]另外，还可以是下述的薄膜晶体管阵列:在俯视下，保护层为在沿着源极配线的延伸方向的方向上横跨多个薄膜晶体管的连续的条带形状。
[0026]另外，还可以是下述的薄膜晶体管阵列:在俯视下，栅电极并非长方形、而是沿着源电极的曲线状的曲线状或多边形形状。
[0027]另外，还可以是下述的薄膜晶体管阵列:其具有在像素电极上有孔的层间绝缘膜和通过层间绝缘膜的孔连接于像素电极的上部像素电极。
[0028]发明效果
[0029]根据本发明，可以提供显示品质良好、不易劣化且缺陷少的薄膜晶体管阵列。
【附图说明】
[0030]图1是表示本发明的第I实施方式的薄膜晶体管阵列的构成之一例的俯视图。
[0031]图2是表示本发明的第I实施方式的薄膜晶体管阵列的构成的变形例的俯视图。
[0032]图3是表示本发明的第I实施方式的薄膜晶体管阵列的制造方法之一例的俯视图。
[0033]图4是表示本发明的第2实施方式的薄膜晶体管阵列的构成之一例的俯视图。
[0034]图5是表示本发明的第2实施方式的薄膜晶体管阵列的构成的变形例的俯视图。
[0035]图6是表示本发明的第2实施方式的薄膜晶体管阵列的制造方法之一例的俯视图。
[0036]图7是表示本发明的第2实施方式的薄膜晶体管阵列的构成的另一变形例的俯视图。
[0037]图8是表示本发明的第2实施方式的薄膜晶体管阵列的制造方法的另一例的俯视图。
[0038]图9是表示通过图3的制造方法制作的栅电极为四边形的薄膜晶体管阵列的构成例的俯视图。
[0039]图10是表示通过图6的制造方法制作的栅电极为四边形的薄膜晶体管阵列的构成例的俯视图。
[0040]图11是表示以往的薄膜晶体管阵列的构成例的俯视图。
[0041]图12是表示以往的薄膜晶体管阵列的第2构成例的俯视图。
[0042]图13是表示以往的薄膜晶体管阵列的第3构成例的俯视图。
[0043]图14是表示以往的薄膜晶体管阵列的第4构成例的俯视图。
[0044]图15是表示漏电极为梳子形时的薄膜晶体管的构成例的俯视图。
[0045]图16是表示漏电极为T字形、沟槽长度大时的薄膜晶体管阵列的构成例的俯视图。
[0046]图17是表示漏电极为L字形、沟槽长度大时的薄膜晶体管阵列的构成例的俯视图。
【具体实施方式】
[0047]以下使用附图详细地说明本发明的实施方式。其中，以下所使用的附图中，为了易于判断说明，并未准确地按比例尺描绘。
[0048](第I实施方式)
[0049]将本发明第I实施方式的薄膜晶体管阵列的构成之一例示于图1。图1 (a)是表示不具有层间绝缘膜8和上部像素电极9的薄膜晶体管阵列的I个像素部分(薄膜晶体管)的俯视图，图1(b)是表示在图1的(a)上具有层间绝缘膜8和上部像素电极9的薄膜晶体管阵列的I个像素部分的俯视图，图1 (c)是示出沟槽和区域A、栅电极2和栅极配线2’、电容器电极10和电容器配线10’、源电极4和源极配线4’、漏电极5和像素电极7的I个像素部分的说明图。如图1所示，本实施方式的薄膜晶体管阵列在绝缘基板1(参照图3(a))上按照从下层侧向上层侧的顺序具有:栅电极2及连接于栅电极2的栅极配线2’和电容器电极10及连接于电容器电极10的电容器配线10’ ；栅绝缘膜3 (参照图3(b));从上方观察在与栅电极2重叠的区域内具有彼此的间隙的源电极4及漏电极5，在俯视下(以垂直于基板面的方向观察)至少在源电极4与漏电极5的间隙中具有半导体图案6，源电极4连接于源极配线4’，漏电极5连接于像素电极7，像素电极7在俯视下与电容器电极10重叠，并且所述薄膜晶体管阵列具有覆盖在半导体图案6上的保护层6’。图1(b)中，进一步具有在像素电极7上有孔8A的层间绝缘膜8和介由孔8A与像素电极7连接的上部像素电极9。在该薄膜晶体管阵列中，俯视下，漏电极5是I根等宽的线状，源电极4是线状且是距离漏电极5隔着一定间隔将漏电极5包围的护套形状(参照图1 (c))，源极配线4’按照将多个源电极4之间连接的方式形成，源极配线4’比下述区域A的宽度细，所述区域A是将半导体图案6中在栅电极2上形成于源电极4与漏电极5的间隙的部分沿着垂直于栅极配线2’的延伸方向的方向延长的区域(参照图1(c))。由于源极配线4’细，因此可以减小栅极-源极的重叠面积和源极-上部像素电极的重叠面积，并且可以减小栅极-源极间容量和源极-像素间容量。
[0050]由于栅极-源极间容量小，因此可以减小因栅极-源极间容量的充放电所导致的耗电。另外，由于源极-像素间容量小，因此可以减小源极电压变化影