605(即，源电极605的第一部分和第二部分)所占据的区域中。凹陷604c形成在被漏电极606所占据的另一个区域中。如此，蚀刻停止层604的图案部分604a可以形成在蚀刻停止层604的不与源电极605和漏电极606交叠的不同区域中。换句话讲，设置在有源层603上的蚀刻停止层604不仅允许通孔604b形成在蚀刻停止层604被源电极605(即，源电极605的第一部分和第二部分)所占据的区域中，而且允许凹陷604c形成在蚀刻停止层604被漏电极606所占据的区域中。
[0100]通孔604b的尺寸被设计成将蚀刻停止层604的图案部分604a与源电极605分开。另外，通孔604b可以形成为与图9中示出的形状不同的形状。类似地，凹陷604c的尺寸被设计成将蚀刻停止层604的图案部分604a与漏电极606分开。另外，凹陷604c可以形成为与图9中示出的形状不同的形状。
[0101]图10是示出根据本公开的第七实施方式的薄膜晶体管阵列基板的示例的平面图。
[0102]除了蚀刻停止层704之外，图10中示出的第七实施方式的薄膜晶体管阵列基板与第四实施方式的薄膜晶体管阵列基板具有相同构造。参照图10，根据本公开的第七实施方式的薄膜晶体管阵列基板包括形成在基板上的选通线720和数据线730。选通线720和数据线730彼此交叉并且限定像素区。薄膜晶体管阵列基板还包括形成在选通线720和数据线730的交叉处的薄膜晶体管以及形成在像素区中并且与薄膜晶体管连接的像素电极708。薄膜晶体管包括栅电极701、栅绝缘膜、有源层703、蚀刻停止层704、源电极705和漏电极706。
[0103]蚀刻停止层704包括图案部分704a、第一通孔704b和第二通孔704c。第一通孔704b形成在蚀刻停止层704被源电极705 (即，源电极705的第一部分和第二部分)所占据的区域中。第二通孔704c形成在蚀刻停止层704被漏电极706所占据的另一个区域中。如此，蚀刻停止层704的图案部分704a可以形成在蚀刻停止层704的不与源电极705和漏电极706交叠的不同区域中。换句话讲，设置在有源层703上的蚀刻停止层704不仅允许第一通孔704b形成在蚀刻停止层704被源电极705 (即，源电极705的第一部分和第二部分)所占据的区域中，而且允许第二通孔704c形成在蚀刻停止层704被漏电极706所占据的区域中。
[0104]第一通孔704b的尺寸被设计成将蚀刻停止层704的图案部分704a与源电极705分开。另外，第一通孔704b可以形成为与图10中示出的形状不同的形状。类似地，第二通孔704c的尺寸被设计成将蚀刻停止层704的图案部分704a与漏电极706分开。另外，第二通孔704c可以形成为与图10中示出的形状不同的形状。
[0105]根据本公开的上述薄膜晶体管中的每个薄膜晶体管可以用作平板显示装置(例如LCD装置或OLED装置)的各像素驱动电路中包括的薄膜晶体管。诸如LCD装置或OLED装置的平板显示装置的构造是熟知的。因此，将省略对平板显示装置的构造的描述。
[0106]以此方式，本公开的薄膜晶体管阵列基板及其制造方法允许薄膜晶体管的源电极、漏电极以及栅电极被形成为使得源电极和漏电极不与栅电极交叠。如此，可以减小不期望的寄生电容，并且可以高速驱动薄膜晶体管。
[0107]另外，蚀刻停止层被形成为与源电极和漏电极分开。如此，可以缩短薄膜晶体管的沟道区。缩短的沟道区长度能够增强薄膜晶体管的性能。因此，显示面板的亮度和画面质量也可以增强。
[0108]此外，通过使用栅电极作为掩模的背面曝光工序形成蚀刻停止层是。如此，掩模工序的数目可以减少并且工序时间和制造成本可以降低。
[0109]除了上述本公开中的实施方式之外，本领域的普通技术人员应该理解，在不脱离本发明的精神或范围的情况下，可以在本发明中进行各种变化或修改。因此，本发明旨在涵盖落入所附权利要求书及其等同物的范围内的本发明的修改和变形。
[0110]本申请要求2013年4月30日提交的韩国专利申请N0.10-2013-0047956的优先权，其全部内容在此以引用方式并入。
【主权项】
1.一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括: 形成在基板上的选通线和数据线，所述选通线和所述数据线彼此交叉； 形成在所述选通线和所述数据线之间的栅绝缘膜； 形成在所述选通线和所述数据线的交叉处的栅电极； 有源层，其形成在所述栅绝缘膜上以与所述栅电极交叠； 蚀刻停止层，其形成在所述有源层上，以限定所述有源层的沟道区；以及 源电极和漏电极，其形成在所述有源层上以与所述有源层部分地交叠， 其中所述蚀刻停止层位于所述源电极和所述漏电极之间，所述源电极和所述漏电极与所述蚀刻停止层间隔开， 所述源电极和所述漏电极包括第一电极层和第二电极层，并且 所述第一电极层由干蚀刻材料形成，所述第二电极层由湿蚀刻材料形成。2.根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极和所述漏电极不与所述栅电极交叠。3.根据权利要求1所述的薄膜晶体管阵列基板，其中，所述有源层仅形成在所述栅电极上方的区域中。4.根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极形成为U形。5.根据权利要求4所述的薄膜晶体管阵列基板，其中，所述源电极的两端均不与所述栅电极交叠。6.根据权利要求4所述的薄膜晶体管阵列基板，其中，所述源电极仅形成在与所述栅电极相邻的区域中。7.根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极和所述漏电极分别包括顺序叠置的第一源电极层和第二源电极层以及第一漏电极层和第二漏电极层。8.根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极和所述漏电极以及所述蚀刻停止层直接形成在所述有源层上。9.一种制造薄膜晶体管阵列基板的方法，所述方法包括以下步骤: 在基板上形成栅电极； 在所述基板上在所述栅电极上形成栅绝缘膜； 在所述栅绝缘膜上形成有源层； 形成蚀刻停止层以限定所述有源层的沟道区； 在所述栅绝缘膜、所述有源层和所述蚀刻停止层上顺序地形成屏障层和金属层；以及 形成与所述蚀刻停止层间隔开的源电极和漏电极， 其中所述蚀刻停止层在所述源电极和所述漏电极之间， 形成所述源电极和所述漏电极的步骤包括以下步骤: 在设置有所述蚀刻停止层的所述基板的整个表面上形成屏障层； 在所述屏障层上形成金属层； 通过对所述金属层进行湿蚀刻，形成第二源电极层和第二漏电极层；以及通过将所述第二源电极和所述第二漏电极用作蚀刻掩模对所述屏障层进行干蚀刻，形成第一源电极层和第一漏电极层， 其中所述源电极包括所述第一源电极层和所述第二源电极层，所述漏电极包括所述第一漏电极层和所述第二漏电极层。10.根据权利要求9所述的方法，其中，所述源电极和所述漏电极不与所述栅电极交置。11.根据权利要求9所述的方法，其中，形成所述蚀刻停止层的步骤包括以下步骤: 在所述基板上在所述有源层上方顺序地叠置有源保护层和光刻胶； 通过将所述栅电极用作掩模对所述光刻胶执行背面曝光，在所述有源保护层的与所述栅电极交叠的部分区域上，将所述光刻胶图案化成光刻胶图案； 通过将所述光刻胶图案用作蚀刻掩模对所述有源保护层进行蚀刻，将所述有源保护层图案化成所述蚀刻停止层；以及 从所述蚀刻停止层中去除所述光刻胶图案。12.根据权利要求9所述的方法，其中，所述有源层仅形成在所述栅电极上方的区域中。13.根据权利要求9所述的方法，其中，所述源电极形成为U形。14.根据权利要求13所述的方法，其中，所述源电极的两端均被布置为不与所述栅电极交叠。15.根据权利要求13所述的方法，其中所述源电极仅形成在与所述栅电极相邻的区域中。16.根据权利要求9所述的方法，其中形成所述蚀刻停止层的步骤包括在与所述源电极和所述漏电极所占据的区域相邻的所述蚀刻停止层中形成孔。
【专利摘要】本申请提供了一种薄膜晶体管阵列基板及其制造方法，薄膜晶体管阵列基板包括：形成在基板上的选通线和数据线，选通线和数据线彼此交叉；形成在选通线和数据线之间的栅绝缘膜；形成在选通线和数据线的交叉处的栅电极；有源层，其形成在栅绝缘膜上以与栅电极交叠；蚀刻停止层，其形成在有源层上，以限定有源层的沟道区；以及源电极和漏电极，其形成在有源层上以与所述有源层部分交叠。蚀刻停止层位于源电极和漏电极之间，源电极和漏电极与蚀刻停止层间隔开，所述源电极和所述漏电极包括第一电极层和第二电极层，并且所述第一电极层由干蚀刻材料形成，所述第二电极层由湿蚀刻材料形成。
【IPC分类】H01L21/34, H01L27/12, H01L21/77, H01L29/417, H01L29/786
【公开号】CN105097947
【申请号】CN201510413425
【发明人】崔熙东
【申请人】乐金显示有限公司
【公开日】2015年11月25日
【申请日】2013年12月5日
【公告号】CN104134671A, EP2800141A1, US9105524, US20140319526, US20150311236