薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、GOA栅极驱动电路、阵列基板和显示装置。
【背景技术】
[0002]阵列基板行驱动(Gate Driver on Array，简称:G0A)技术是显示装置的栅极驱动技术之一，GOA技术的基本概念是将显示装置的GOA栅极驱动电路集成在阵列基板上，无需外接GOA栅极驱动电路，从而可减小显示装置的边框。
[0003]现有技术中，使用GOA技术的阵列基板包括GOA栅极驱动电路，如图1所示，该GOA栅极驱动电路包括薄膜晶体管和源极引线I’，其中，薄膜晶体管包括同层设置的分别呈梳状的源极3’和漏极4’，以及栅极2’ ；源极3’包括多个梳齿部31’以及与多个梳齿部31’连接的梳柄部32’，漏极4’包括多个梳齿部41’以及与多个梳齿部41’连接的梳柄部42’ ；源极3’的梳齿部31’和漏极4’的梳齿部41’间隔排列，源极3’的最外侧梳齿部31’与源极引线I’电连接，以为GOA栅极驱动电路充电。
[0004]通常，上述源极3’、漏极4’以及源极引线I’同层设置且同时形成，其制作方法包括:形成一层源漏极金属层，经过包括曝光、显影以及刻蚀等步骤的一次构图工艺形成包括源极3’、漏极4’和源极引线I’的图形。其中，在上述刻蚀工艺中，容易产生刻蚀不均匀的问题，造成源极3’的梳齿部31’和漏极4’的梳齿部41’之间发生短路，进而造成源极3’和漏极4’之间发生短路。
【发明内容】
[0005]本发明的目的在于提供一种薄膜晶体管、GOA栅极驱动电路、阵列基板和显示装置，以解决由刻蚀不均匀引起的源、漏极之间发生短路的问题。
[0006]为达到上述目的，本发明采用如下技术方案:
[0007]—种薄膜晶体管，包括同层设置的分别呈梳状的源极和漏极，所述源极与所述源极引线连接，所述源极包括多个第一源极梳齿部以及连接所述多个第一源极梳齿部的源极梳柄部，所述漏极包括至少一个第一漏极梳齿部以及连接所述第一漏极梳齿部的漏极梳柄部，所述第一源极梳齿部和所述第一漏极梳齿部间隔排列；
[0008]所述源极还包括第二源极梳齿部，所述第二源极梳齿部与所述源极梳柄部连接，且与源极引线连接；
[0009]所述漏极还包括位于所述第二源极梳齿部和邻近所述第二源极梳齿部的第一源极梳齿部之间的第二漏极梳齿部，所述第二漏极梳齿部不与所述漏极梳柄部连接。
[0010]本发明提供的薄膜晶体管具有如上结构，其中源极包括第二源极梳齿部，漏极包括位于第二源极梳齿部和邻近第二源极梳齿部的第一源极梳齿部之间的第二漏极梳齿部，该第二漏极梳齿部不与漏极梳柄部连接，从而当源、漏极的邻近源极引线的梳齿部之间发生短路时，也即第二漏极梳齿部与第二源极梳齿部之间发生短路时，由于第二漏极梳齿部不与漏极梳柄部连接，因而漏极与源极之间不会发生短路，避免了现有技术中源、漏极中邻近源极引线的梳齿部之间发生短路所造成的源极和漏极之间发生短路的问题。
[0011 ] 进一步地，本发明还提供了一种GOA栅极驱动电路，该GOA栅极驱动电路包括如上所述的薄膜晶体管和与所述薄膜晶体管的源极连接的源极引线。
[0012]进一步地，本发明还提供了一种阵列基板，该阵列基板包括如上所述的GOA栅极驱动电路。
[0013]进一步地，本发明还提供了一种显示装置，该显示装置包括如上所述的阵列基板。
【附图说明】
[0014]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为现有技术中薄膜晶体管的平面结构图；
[0016]图2为现有技术中薄膜晶体管中源极和漏极之间发生短路的平面结构图；
[0017]图3为本发明实施例提供的第一种薄膜晶体管；
[0018]图4为本发明实施例提供的第二种薄膜晶体管；
[0019]图5为本发明实施例提供的第三种薄膜晶体管。
[0020]附图标记说明:
[0021]I —源极；11 一第一源极梳齿部；12—源极梳柄部；
[0022]13一第二源极梳齿部；2—漏极；21—第一漏极梳齿部；
[0023]22一漏极梳柄部；23—第二漏极梳齿部；3—源极引线；
[0024]4—栅极。
【具体实施方式】
[0025]正如【背景技术】所述，在制作源极3’、漏极4’和源极引线I’时容易产生刻蚀不均匀的问题，造成源极3’和漏极4’之间短路。发明人经过大量研究和实验发现，造成前述问题的主要原因之一为:在形成源极和漏极的构图工艺中，通常使用浓度均匀的刻蚀溶液刻蚀源漏极金属层，以形成包括源极、漏极和源极引线的图形。在刻蚀溶液的浓度均匀的情况下，同样面积的区域内需要刻蚀的源漏极金属的量会影响刻蚀情况，具体来说，需要刻蚀的源漏极金属的量与所需要的刻蚀离子的量成正比，但是在刻蚀溶液的浓度均匀的情况下，同样面积的区域所对应的刻蚀离子的量是相同的，这就造成同样面积的区域内需要刻蚀的源漏极金属的量越多，刻蚀离子越不够用，越容易在该区域出现刻蚀不透的状况。
[0026]具体到现有技术中，如图2所示，在GOA栅极驱动电路中，邻近源极引线I’的区域内需要刻蚀的源漏极金属的量比远离源极引线I’的区域内需要刻蚀的源漏极金属的量多，但是两个区域所对应的刻蚀溶液中的刻蚀离子的量却是相同的，这就造成在刻蚀源漏极金属层过程中，源极3’的邻近源极引线I’的梳齿部和漏极4’的邻近源极引线I’的梳齿部之间的部分区域(如图中虚线所示)容易发生刻蚀不透的问题，从而造成源极3’邻近源极引线I’的梳齿部和漏极4’的邻近源极引线I’的梳齿部之间发生短路，进而造成源极3’和漏极4’之间发生短路。
[0027]针对以上引起的源极和漏极之间发生短路的原因，本申请的发明人提出了相应的技术方案，该技术方案通过以下实施例进行说明。
[0028]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029]实施例一
[0030]本发明实施例提供了一种薄膜晶体管，如图3所示，该薄膜晶体管包括同层设置的分别呈梳状的源极I和漏极2，源极I与源极引线3连接，源极I包括多个第一源极梳齿部11以及连接多个第一源极梳齿部11的源极梳柄部12，漏极2包括至少一个第一漏极梳齿部21以及连接第一漏极梳齿部21的漏极梳柄部22，第一源极梳齿部11和第一漏极梳齿部21间隔排列，源极I还包括第二源极梳齿部13，第二源极梳齿部13与源极梳柄部12连接，且与源极引线3连接；漏极2还包括位于第二源极梳齿部13和邻近第二源极梳齿部13的第一源极梳齿部11之间的第二漏极梳齿部23，第二漏极梳齿部23不与漏极梳柄部22连接。
[0031]需要说明的是，第一，如图3所示，上述薄膜晶体管还可包括栅极4，该薄膜晶体管可为顶栅型薄膜晶体管或底栅型薄膜晶体管。当薄膜晶体管为顶栅型薄膜晶体管时，栅极4位于源极I和漏极2所在膜层的上方，当薄膜晶体管为底栅型薄膜晶体管时，栅极4位于源极I和漏极2所在膜层的下方。本发明以薄膜晶体管为底栅型薄膜晶体管为例对薄膜晶体管进行说明。
[0032]第二，第一源极梳齿部11的数量可为两个或两个以上，第一漏极梳齿部21的数量可为一个或一个以上，第一源极梳齿部11和第一漏极梳齿部21的数量可根据实际需求确定。此外，第二源极梳齿部13和第二漏极梳齿部23的数量可均为一个或多于一个，其数量也可根据实际需求确定。
[0033]第三，第一源极梳齿部11和第一漏极梳齿部21可均为条状结构，示例性地，可为矩形、椭圆形或不规则图形，本发明对此不作具体限定。此外，源极梳齿部22和漏极梳齿部32也可均为条状结构，示例性地，可为矩形、椭圆形或不规则图形，本发明对此不作具体限定。示例性地，如图3所示，第一源极梳齿部11的延伸方向与源极梳柄部12的延伸方向相互垂直，相应地，第一漏极梳齿部21的延伸方向与漏极梳柄部22的延伸方向相互垂直；还可为，第一源极梳齿部11的延伸方向与源极梳柄部12的延伸方向之间的夹角呈锐角，相应地，第一漏极梳齿部21的延伸方向与漏极梳柄部22的延伸方向之间的夹角呈锐角。上述形状以及结构可根据实际需要确定。
[0034]第四，相对于原有薄膜晶体管，本发明的薄膜晶体管中的第二源极梳齿部13和第二漏极梳齿部23可均为新增梳齿部，即第一源极梳齿部11的数量与原有薄膜晶体管中源极的梳齿部的数量相同，第一漏极梳齿部21的数量与原有薄膜晶体管中漏极的梳齿部的数量相同，第二源极梳齿部13和第二漏极梳齿部23均为在此基础上新增加的梳齿部；此外本发明的薄膜晶体管中的第二源极梳齿部13和第二漏极梳齿部23也可均为原有梳齿部，即第一源极梳齿部11和第二源极梳齿部13的总数量与原有薄膜晶体管中源极的梳齿部的数量相同，第一漏极梳齿部21和第二漏极梳齿部23的总数量与原有薄膜晶体管中漏极的梳齿部的数量相同。为了保持本发明中源极I和漏极2之间的沟道的宽长比与原有沟道的宽长比相同，优选地