一种垂直导电结构SiC MOSFET功率器件的制作方法
【技术领域】
[0001]本发明涉及微电子技术领域，尤其涉及一种垂直导电结构SiC MOSFET功率器件。
【背景技术】
[0002]SiC以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料，并且具有远大于Si材料的功率器件品质因子。SiC功率器件金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor, M0SFET)的研发始于20世纪90年代，其具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
[0003]然而，目前SiC功率MOS器件栅介质的主要材料为热氧化生成的S12，但SiC和S12的接触界面质量较差，高密度的界面态和界面粗糙导致器件沟道迀移率和导通电阻严重退化，甚至使基于SiC的器件的性能还达不到基于Si的器件的性能。虽然经工艺改进，在退火过程中通入氮化物成分，可以部分减少界面态，但对于氧化过程中SiC和S12界面处的C原子络合物问题不能根本性的解决，也使得SiC的沟道迀移率一直很低，严重制约着SiC功率器件的发展。
【发明内容】
[0004]本发明的目的是针对现有技术的缺陷，提供一种垂直导电结构SiC MOSFET功率器件，在S12隔离介质与N漂移区之间的界面具有一层等离子体增强化学气相淀积PECVDS12W面层，能够有效解决氧化过程中SiC和S1 2的接触界面C原子络合物产生的缺陷对界面态和迀移率的影响，从而提高器件的性能。
[0005]为实现上述目的，本发明提供了一种提高垂直导电结构SiC MOSFET功率器件，所述SiC MOSFET功率器件自上而下包括:栅极、S12隔离介质层、N+源区、P+欧姆接触区、JFET区域、P讲、N漂移区、N +SiC衬底和漏极金属；
[0006]其中，在S12隔离介质与N漂移区之间的界面具有一层等离子体增强化学气相淀积 PECVD S12W面层。
[0007]优选的，所述PECVD S12界面层的形成包括:
[0008]对具有N+源区、P +欧姆接触区、JFET区域、P阱和N漂移区的SiC衬底表面在200°C下进行紫外线氧化；
[0009]RCA清洗，使得在所述表面形成Si界面结构；
[0010]在300°C氧气气氛中进行PECVD预处理，将所述Si界面结构氧化成S12W面层。
[0011]优选的，所述N+源区和P +欧姆接触区之上还具有源极金属。
[0012]优选的，S12W面层的厚度为l_2nm0
[0013]优选的，所述N漂移区具体为:
[0014]厚度为8-9 μ m，掺杂浓度为I X 115Cm 3-2 X 115Cm 3的氮离子掺杂的N外延层。
[0015]优选的，所述P阱的深度为0.5 μ m,掺杂浓度为3 X 10lscm 3。
[0016]优选的，所述N+源区的深度为0.2μπι，掺杂浓度为I X 10 19cm 3。
[0017]优选的，所述P+欧姆接触区的深度为0.2 μπι，掺杂浓度为2 X 10 19cm 3。
[0018]优选的，所述S12隔离介质层的厚度为50-100nm的。
[0019]本发明实施例提供的提高垂直导电结构SiC MOSFET功率器件，在S12隔离介质与N漂移区之间的界面具有一层等离子体增强化学气相淀积PECVD S12W面层，能够有效解决氧化过程中SiC和S12的接触界面C原子络合物产生的缺陷对界面态和迀移率的影响，从而提尚器件的性能。
【附图说明】
[0020]图1为本发明实施例提供的一种垂直导电结构SiC MOSFET功率器件的结构图；
[0021]图2为本发明实施例提供的一种垂直导电结构SiC MOSFET功率器件的制备方法流程图；
[0022]图3为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之一；
[0023]图4为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之二 ；
[0024]图5为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之三；
[0025]图6为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之四；
[0026]图7为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之五；
[0027]图8为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之六；
[0028]图9为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之七；
[0029]图10为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之八；
[0030]图11为本发明实施例提供的VDM0SFET功率器件的工艺过程示意图之九。
【具体实施方式】
[0031]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0032]本发明实施例提供了一种垂直导电结构SiC MOSFET功率器件，具体如图1所示，SiC MOSFET功率器件自上而下包括:栅极8、Si02隔离介质层7、N+源区4、P+欧姆接触区5、JFET区域11、P阱3、N漂移区2、N +SiC衬底I和漏极金属10 ;
[0033]其中，在5102隔离介质7与N漂移区2之间的界面具有一层等离子体增强化学气相淀积PECVD S12界面层(图中未示出)。PECVD S1 2界面层的形成是通过对具有N +源区4、P+欧姆接触区5、JFET区域11、P阱3和N漂移区2的SiC衬底I的表面在200°C下进行紫外线氧化，然后进行RCA清洗，使得在所述表面形成Si界面结构，再在30(TC氧气气氛中进行PECVD预处理，将所述Si界面结构氧化成S12W面层。
[0034]其中，N+SiC衬底I为高掺杂的碳化硅衬底；
[0035]N+SiC衬底I之上的‘凸’形区是N漂移区，在本例中具体为厚度为8-9 μm，掺杂浓度为I X 1015cm 3-2 X 1015cm 3的氮离子掺杂的N外延层；
[0036]P阱3的深度为0.5 μ m,掺杂浓度为3 X 118Cm 3；
[0037]JFET区域11在两个P阱3之间；
[0038]N+源区4在P阱3内，N +源区的深度为0.2 μ m，掺杂浓度为I X 10 19cm 3。
[0039]P+欧姆接触区5在P阱3内紧邻N+源区4，深度为0.2 μ m，掺杂浓度为2X1019cm 3;
[0040]S12隔离介质层7即为栅氧氧化层，厚度为50-100nm ；
[0041]栅极8为多晶硅栅，是厚度为200nm磷离子掺杂的多晶硅，掺杂浓度为5 X 119Cm 3至 I X 120Cm 3;
[0042]N+源区4和P +欧姆接触区5之上还具有源极金属9，具体为300nm/100nm的Al/Ti合金；
[0043]漏极金属10位于N+SiC衬底I的背面，具体为300nm/100nm的Al/Ti合金。
[0044]本发明实施例提供的提高垂直导电结构SiC MOSFET功率器件，在S12隔离介质与N漂移区之间的界面具有一层等离子体增强化学气相淀积PECVD S12W面层，能够有效解决氧化过程中SiC和S12的接触界面C原子络合物产生的缺陷对界面态和迀移率的影响，从而提高器件的性能。并且在淀积S12界面层之前，通过紫外线氧化将SiC外延层的C还原出来，与氧离子结合形成C的氧化物，以气态形式排出，随后再将紫外线氧化形成的表面S12层进行RCA清洗，使得表面形成Si界面结构，再由PECVD氧化形成S12界面层，从而形成良好的接触界面。
[0045]为了更好地理解本发明提供的垂直导电结构SiC MOSFET功率器件，下面对其工艺制程进行介绍。
[0046]需要说明的是，本发明实施例提供的垂直导电结构SiC MOSFET功率器件的制备方法，可以用于各种垂直导电结构的SiC MOSFET的制程工艺中，具体可以包括但不限于:垂直双扩散金属氧化物半导体场效应管(vertical double-diffused MOSFET，VDMOSFET)、垂直沟道V形槽金属氧化物半导体(vertical-channel V-groove MOSFET，VVMOSFET)、U形槽金属氧化物半导体(U-shaped groove MOSFET, UM0SFET)等。虽然在本实施例下述具体工艺过程示意图中是以VDMOSFET为例进行说明，但并非限定本实施例提供的提高沟道迀移率的方法仅适用于VDMOSFET的工艺制程中。
[0047]图2为本发明实施例提供的提高垂直导电结构SiC MOSFET功率器件沟道迀移率的方法流程图。图3-图11为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图。下面以图2为例，并结合图3-图11，对本发明的提高垂直导电结构SiC MOSFET功率器件沟道迀移率的方法进行详细说明。
[0048]如图2所示，本发明实施例的垂直导电结构SiC MOSFET的制备方法包括:
[0049]步骤210，在N+SiC衬底上经过外延工艺形成MOSFET的N漂移区；
[0050]具体的，如图3所示，N+SiC衬底I上经过外延工艺形成N漂移区2。
[0051]以N型VDMOS的制造工艺为例，外延工艺的具体工艺条件为:温度为1570°C，压力为lOOmbar，反应气体是娃烧和丙烧，载运气体为纯氢气，杂质源为液态氮气。形成的N漂移区的外延层厚度为8-9 μ m，掺杂浓度为I X 115Cm 3?2 X 10 15cm 3。
[0052]步骤220，在N漂移区内经过注入工艺形成MOSFET的源区；
[0053]具体的，在形成源区之前，首先需要形成阱区。
[0054]阱区的制备可以通过在氮离子掺杂的N漂移区上进行多次铝离子选择性注入形成。其中，注入温度为650°C，形成深度为0.5μπι，掺杂浓度为3Χ 118Cm 3的P阱3，如图4所示；
[0055]其具体工艺过程可以包括:通过低压热壁化学气相沉积法在SiC外延片表面沉积