较大的前提下提升击穿电压。
[0037]优选地，所述电容下极板300和所述电容上极板500的材质可以为铝铜合金、钛、氮化钛、钽、氮化钽、钴、钨、氮化钨、碳化钨中的任意一种或多种组合。在本发明的一个优选实施例中，分别沉积Ti/TiN作为电容下极板300和电容上极板500。
[0038]参见图6，于所述通孔或沟槽201中填充形成导电塞层600。
[0039]优选地，所述导电塞层600的材质为钨、铜、钛、氮化钛、钽、氮化钽、钴、氮化钨、碳化钨中的任意一种或多种组合。
[0040]参见图7，回刻蚀或者研磨导电塞层金属至所述电容上极板500后停止。
[0041]参见图8，刻蚀去除非电容区域的电容介质层400和电容上极板500。
[0042]由于于形成电容介质层400的步骤之前去除非电容区域的电容下极板300，于形成电容上极板500的步骤之后去除非电容区域的电容介质层400和电容上极板500，使得电容介质层400的边缘延伸越过电容下极板300的边缘以电性隔离电容上极板500和电容下极板300。
[0043]参见图9，于第一介质层200上形成第二金属层700。
[0044]本实施例中，第一金属层100和第二金属层700为非电容区域中相邻的金属层。在未示出的其他实施例中，非电容区域中的第一介质层200可以包括多个彼此间隔的介质层，这些彼此间隔的多个介质层之间还可以存在其它金属层，则第一金属层100和第二金属层700为非电容区域中不相邻的金属层。
[0045]根据本发明形成的金属层-绝缘层-金属层电容器如图9所示，其包括:第一金属层100 ;位于第一金属层100表面的第一介质层200，所述第一介质层200上定义有电容区域；位于电容区域的所述第一介质层200中的若干通孔或沟槽201，所述通孔或沟槽201暴露出第一金属层100表面；于所述第一介质层200表面、通孔或沟槽201的侧壁以及暴露出的第一金属层100表面依次形成的电容下极板300、电容介质层400、电容上极板500 ;填充于所述通孔或沟槽201中的导电塞层600 ;位于所述第一介质层200上的第二金属层700。
[0046]优选地，所述电容介质层400的边缘延伸越过电容下极板300的边缘以电性隔离电容上极板500和电容下极板300。
[0047]优选地，所述通孔或沟槽201的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
[0048]优选地，所述电容介质层400的材质为介电常数K值大于3.9的高介电常数薄膜中的任意一种或多种组合。
[0049]优选地，所述高介电常数薄膜包括Zr02，Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3,T120
[0050]优选地，所述电容上极板500和所述电容下极板300的材质为铝铜合金、钛、氮化钛、钽、氮化钽、钴、钨、氮化钨、碳化钨中的任意一种或多种组合。
[0051]优选地，所述第一金属层100和所述第二金属层700的材质为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的任意一种或多种组合；所述导电塞层600的材质为钨、铜、钛、氮化钛、钽、氮化钽、钴、氮化钨、碳化钨中的任意一种或多种组合。
[0052]优选地，所述第一金属层100和所述第二金属层700为相邻的金属层或者不相邻的金属层。
[0053]本发明通过采用立体结构的M頂电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度(通过采用不同的电容介质层尺寸和材料，本发明的立体结构MIM电容器的电容密度可以达到现有平面结构M頂电容器的10-200倍)，可在有限的芯片面积上实现较大的电容值，满足了 LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
[0054]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种金属层-绝缘层-金属层电容器的制造方法，适于应用于集成电路的片内电容，其特征在于，包括如下步骤: 提供第一金属层，提供位于第一金属层表面的第一介质层，定义电容区域； 刻蚀电容区域的第一介质层形成若干通孔或沟槽，暴露出第一金属层表面； 于所述第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成电容下极板、电容介质层、电容上极板； 于所述通孔或沟槽中填充形成导电塞层； 于所述第一介质层上形成第二金属层。2.如权利要求1所述的金属层-绝缘层-金属层电容器的制造方法，其特征在于，于形成电容介质层的步骤之前去除非电容区域的电容下极板，于形成电容上极板的步骤之后去除非电容区域的电容介质层和电容上极板，使得电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。3.如权利要求1或2所述的金属层-绝缘层-金属层电容器的制造方法，其特征在于，所述通孔或沟槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组入口 ο4.如权利要求1或2所述的金属层-绝缘层-金属层电容器的制造方法，其特征在于，所述电容介质层的材质为介电常数K值大于3.9的高介电常数薄膜中的任意一种或多种组入口 ο5.如权利要求4所述的金属层-绝缘层-金属层电容器的制造方法，其特征在于，所述高介电常数薄膜包括 ZrO2, Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3, T1206.如权利要求1或2所述的金属层-绝缘层-金属层电容器的制造方法，其特征在于，所述电容上极板和所述电容下极板的材质为铝铜合金、钛、氮化钛、钽、氮化钽、钴、钨、氮化钨、碳化钨中的任意一种或多种组合。7.如权利要求1或2所述的金属层-绝缘层-金属层电容器的制造方法，其特征在于，所述第一金属层和所述第二金属层的材质为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的任意一种或多种组合；所述导电塞层的材质为钨、铜、钛、氮化钛、钽、氮化钽、钴、氮化钨、碳化钨中的任意一种或多种组合。8.如权利要求1或2所述的金属层-绝缘层-金属层电容器的制造方法，其特征在于，于所述通孔或沟槽中填充形成导电塞层的步骤包括，沉积并回刻蚀或者研磨金属至所述电容上极板后停止。9.如权利要求1或2所述的金属层-绝缘层-金属层电容器的制造方法，其特征在于，所述第一金属层和所述第二金属层为非电容区域中相邻的金属层或不相邻的金属层。10.一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，其特征在于，包括: 第一金属层； 位于第一金属层表面的第一介质层，所述第一介质层上定义有电容区域； 位于电容区域的所述第一介质层中的若干通孔或沟槽，所述通孔或沟槽暴露出第一金属层表面； 于所述第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成的电容下极板、电容介质层、电容上极板； 填充于所述通孔或沟槽中的导电塞层； 位于所述第一介质层上的第二金属层。11.如权利要求10所述的金属层-绝缘层-金属层电容器，其特征在于，所述电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。12.如权利要求10或11所述的金属层-绝缘层-金属层电容器，其特征在于，所述通孔或沟槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。13.如权利要求10或11所述的金属层-绝缘层-金属层电容器，其特征在于，所述电容介质层的材质为介电常数K值大于3.9的高介电常数薄膜中的任意一种或多种组合。14.如权利要求13所述的金属层-绝缘层-金属层电容器，其特征在于，所述高介电常数薄膜包括 ZrO2, Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3, T12015.如权利要求10或11所述的金属层-绝缘层-金属层电容器，其特征在于，所述电容上极板和所述电容下极板的材质为铝铜合金、钛、氮化钛、钽、氮化钽、钴、钨、氮化钨、碳化钨中的任意一种或多种组合。16.如权利要求10或11所述的金属层-绝缘层-金属层电容器，其特征在于，所述第一金属层和所述第二金属层的材质为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的任意一种或多种组合；所述导电塞层的材质为钨、铜、钛、氮化钛、钽、氮化钽、钴、氮化钨、碳化钨中的任意一种或多种组合。17.如权利要求10或11所述的金属层-绝缘层-金属层电容器，其特征在于，所述第一金属层和所述第二金属层为非电容区域中相邻的金属层或者不相邻的金属层。
【专利摘要】本发明提供一种金属层-绝缘层-金属层电容器的制造方法，适于应用于集成电路的片内电容，包括：提供第一金属层，提供位于第一金属层表面的第一介质层，定义电容区域；刻蚀电容区域的第一介质层形成若干通孔或沟槽，暴露出第一金属层表面；于第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成电容下极板、电容介质层、电容上极板；于通孔或沟槽中填充形成导电塞层；于第一介质层上形成第二金属层。本发明通过采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度，可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
【IPC分类】H01L23/522, H01L21/02
【公开号】CN105226046
【申请号】CN201510660408
【发明人】张智侃, 陈俭, 张斌
【申请人】格科微电子（上海）有限公司
【公开日】2016年1月6日
【申请日】2015年10月13日