半导体装置的制造方法
【技术领域】
[0001]本发明涉及半导体装置。
【背景技术】
[0002]—直以来，主要在马达控制系统、电力转换系统等各种功率电子学领域的系统中使用的半导体功率器备受瞩目。
[0003]作为这种半导体功率器件，提出例如具有沟槽栅构造的SiC半导体装置。
[0004]例如，专利文献1公开了一种场效应晶体管，包括:n+型的SiC衬底；形成在该SiC衬底上的η—型的外延层(漂移区域);形成在外延层的表面侧的ρ型的主体(body)区域；在主体区域内形成在其表面侧的n+型的源极区域；以贯通源极区域及主体区域而达到漂移区域的方式形成的格子状的栅极沟槽；形成在栅极沟槽的内表面的栅极绝缘膜；埋设于栅极沟槽的栅极电极；在被格子状的栅极沟槽包围的位置以贯通源极区域及主体区域而达到漂移区域的方式形成的源极沟槽；以及以进入源极电极的方式形成的源极电极。
[0005]现有技术文献专利文献
专利文献1:日本特开2011 - 134910号公报。
【发明内容】
[0006]发明要解决的课题
本发明的目的在于提供不牺牲以往的耐压特性而能够提高表面金属层的平坦性的半导体装置。
[0007]用于解决课题的方案
本发明的半导体装置包含:第1导电型的半导体层，具有单元部及配置在所述单元部的周围的外周部；以及表面绝缘膜，以横跨所述单元部及所述外周部的方式配置，形成为在所述单元部比在所述外周部的部分薄。
[0008]依据该结构，通过选择性地减薄单元部的表面绝缘膜，例如在表面绝缘膜形成有开口(接触孔等)的情况下，能够减小表面绝缘膜的表面与单元部的表面(器件表面)的阶梯差(凹凸)。由此，在向该开口埋入金属而在表面绝缘膜上形成表面金属层时，能够提高该表面金属层的平坦性。因此，例如在表面金属层接合引线的情况下，能够提高表面金属层和引线的密合性。其结果，能够良好地接合引线，因此能够提高引线接合部的可靠性。进而，表面金属层的平坦性优良，因此在引线接合时，能够防止超声波振动、压力对器件造成破坏，从而能够防止组装成品率的下降。
[0009]另一方面，外周部的表面绝缘膜的厚度能够与单元部的表面绝缘膜的厚度分开设计。因此，通过设计成不会影响外周部的电场分布的厚度，能够维持耐压特性。即，依据该结构，在改善表面金属层的平坦性之际，能够防止耐压特性的变动或该变动造成的耐压不良。
[0010]所述半导体装置也可以包含:形成在所述单元部的表面侧的栅极沟槽；以及隔着栅极绝缘膜埋入所述栅极沟槽并且当导通时在所述栅极沟槽的侧部形成沟道的栅极电极，所述外周部具有配置在所述栅极沟槽的深度以上的深度位置的半导体表面，还包含具有形成在所述外周部的所述半导体表面的第2导电型的半导体区域的耐压构造。
[0011]依据该结构，能够将耐压构造形成在与栅极沟槽的深度相等或以上的深度位置。由此，能够使从栅极沟槽的底部到半导体层的背面为止的该半导体层的厚度厚于构成耐压构造的从半导体区域到该背面为止的厚度。其结果，能够使耐压构造稳定地分担施加在半导体层的表面侧一背面侧间的电场。因而，能够不依赖栅极沟槽的深度而在半导体层形成稳定的电场分布，因此能够很好地缓冲电场对栅极沟槽的底部的集中。
[0012]所述半导体装置也可以进一步包含:用于对所述栅极电极取得接触的栅极指(gate finger)，所述栅极沟槽包含在所述栅极指的下方横切所述栅极指的线状的沟槽。
[0013]依据该结构，由于施加栅极电压时容易集中电场的沟槽的角部(例如，格子状沟槽的交叉部的角等)不配置在栅极指的下方，能够提高栅极绝缘膜的可靠性、耐压。
[0014]所述栅极沟槽也可以包含:当导通时所述沟道形成在其侧部的内侧沟槽；以及由该内侧沟槽的延长部构成并且相对于该内侧沟槽配置在外侧的外侧沟槽，所述半导体装置进一步包含形成在所述外侧沟槽的侧部及底部的第2导电型的层。
[0015]依据该结构，通过与半导体层的导电型不同的第2导电型的层，能够由该第2导电型的层与半导体层的结(pn结)产生耗尽层。而且，该耗尽层使等电位面远离外侧沟槽，因此能够缓冲施加在外侧沟槽的底部的电场。因而，能够防止外侧沟槽的底部的破坏。
[0016]所述半导体装置也可以进一步包含:用于对所述栅极电极取得接触的栅极指，所述栅极沟槽选择性地形成在所述栅极指的下方区域，所述半导体装置进一步包含第1导电型的高浓度层，所述高浓度层形成在该下方区域中未形成所述栅极沟槽的所述半导体层的半导体表面，并且含有杂质浓度高于所述半导体层。
[0017]依据该结构，能够使杂质浓度高的高浓度层的氧化速率快于比它低浓度的半导体层。因此，在利用热氧化来形成栅极绝缘膜的情况下，在栅极指的下方区域，能够选择性地形成在栅极沟槽的上部较厚的氧化膜。由此，在施加栅极电压时减弱施加在栅极沟槽的上部边缘的电场，从而能够防止栅极绝缘膜的绝缘破坏。
[0018]所述单元部也可以包含:以在所述半导体层的表面露出的方式配置的第1导电型的源极区域；以与所述源极区域相接的方式配置并且在导通时形成所述沟道的第2导电型的沟道区域；以与所述沟道区域相接的方式配置的第1导电型的漏极区域；在所述半导体层的所述表面选择性地形成在以包含所述源极区域的方式划分的源极部的第2沟槽；以及选择性地配置在所述第2沟槽的底部并且与所述沟道区域电连接的第2导电型的沟道接触区域。
[0019]所述单元部也可以包含:以在所述半导体层的表面露出的方式配置的第1导电型的源极区域；以与所述源极区域相接的方式配置并且在导通时形成所述沟道的第2导电型的沟道区域；以与所述沟道区域相接的方式配置的第1导电型的漏极区域；在所述半导体层的所述表面选择性地形成在以包含所述源极区域的方式划分的源极部的第2沟槽；埋入所述第2沟槽的沟槽埋入部；以及在所述源极部选择性地配置在比所述第2沟槽的底部高的位置并且与所述沟道区域电连接的第2导电型的沟道接触区域。
[0020]依据该结构，通过第2沟槽能够防止例如栅极沟槽的底部附近的等电位面的集中，并且能够缓和该底部附近的电位梯度。因此，能够缓冲电场对栅极沟槽的底部的集中。
[0021]另外，在第2沟槽埋入有沟槽埋入部，因此在半导体层的表面(器件表面)，能够减小源极部与它以外的部分的阶梯差(凹凸)。由此，在该器件表面上形成表面金属层时，能够提高表面金属层的平坦性。因此，例如在表面金属层接合引线的情况下，能够提高表面金属层和引线的密合性。其结果，能够很好地接合引线，因此能够提高引线接合部的可靠性。进而，由于表面金属层的平坦性优良，所以在引线接合时，能够防止超声波振动、压力对器件造成破坏，从而能够防止组装成品率的下降。
[0022]而且，沟道接触区域配置在比第2沟槽的底部高的位置，因此，即便形成有第2沟槽，也能经由该沟道接触区域可靠地取得对沟道区域的接触。即，在改善表面金属层的平坦性之际，能够防止对栅极耐压、沟道区域的接触性等的器件性能的下降。
[0023]所述沟槽埋入部也可以由形成在所述第2沟槽的内表面的绝缘膜和埋入所述绝缘膜的内侧的多晶硅层构成。
[0024]依据该结构，例如，在半导体层的表面形成由Si02构成的表面绝缘膜的情况下，选择性地蚀刻该表面绝缘膜而使源极部从接触孔露出时，能够将埋入第2沟槽的多晶硅层用作为蚀刻阻挡层。因此，能够简化该接触部蚀刻的工序的控制。
[0025]所述绝缘膜也可以由Si02、A10N、A1203、Si02/A10N、Si02/A10N/Si02、Si02/SiN 及Si02/SiN/Si(y9任一个构成。
[0026]依据该结构，例如，以同一个工序形成栅极绝缘膜和第2沟槽内的绝缘膜，从而能够用上面例示的材料构成栅极绝缘膜。在该情况下，如果用A10N、A1203等的高介电常数(High - k)膜构成栅极绝缘膜，能够提高栅极耐压，并且能够提高器件的可靠性。
[0027]所述绝缘膜也可以具有包含氮(N)的S1j莫。
[0028]依据该结构，例如，通过以同一个工序形成栅极绝缘膜和第2沟槽内的绝缘膜，能够用具有包含氮(N)的S1j莫的材料构成栅极绝缘膜。通过该栅极绝缘膜，能够提高沟道迀移率。
[0029]所述绝缘膜也可以形成为在所述第2沟槽的所述底部比在所述第2沟槽的侧部的部分厚。
[0030]依据该结构，例如，通过以同一个工序形成栅极绝缘膜和第2沟槽内的绝缘膜，关于栅极绝缘膜，也能够例如在栅极沟槽的底部比在栅极沟槽的侧部的部分厚。由此，能够提高栅极沟槽的底部的耐压。
[0031]所述多晶硅层也可以由n+型多晶硅构成。
[0032]依据该结构，例如，通过以同一个工序形成栅极电极和第2沟槽内的多晶硅层，能够用n+型多晶硅构成栅极电极。n+型多晶硅的片电阻比较低，因此能够将晶体管的开关速度高速化。
[0033]所述沟槽埋入部也可以由回填所述第2沟槽的绝缘层构成。
[0034]依据该结构，由于用绝缘层填满第2沟槽内，所以能够防止或降低经由第2沟槽而流过的泄漏电流。
[0035]所述绝缘层也可以由Si02构成。在该情况下，所述绝缘层也可以由包含磷(P)或硼(B)的Si02构成。
[0036]依据该结构，3102的熔点因包含磷或硼而下降，因此能够简化绝缘层的埋入工艺。作为那样的Si02，能够使用例如PSG (磷硅酸盐玻璃)、PBSG (磷硼硅酸盐玻璃)。
[0037]所述沟槽埋入部也可以由回填所述第2沟槽的多晶硅层构成。
[0038]依据该结构，例如，在半导体层的表面形成由Si02构成的表面绝缘膜的情况下，选择性地蚀刻该表面绝缘膜而使源极部从接触孔露出时，能够将埋入第2沟槽的多晶硅层用作为蚀刻阻挡层。因此，能够简化该接触部蚀刻的工序的控制。
[0039]所述多晶硅层也可以由p+型多晶硅构成。
[0040]依据该结构，例如，在沟道区域及沟道接触区域为ρ型的情况下，能够利用P+型的多晶硅层来电连接这些区域。由此，能够缩短沟道区域与沟道接触区域之间的电流路的长度，因此能够减小它们之间的基极电阻。其结果，能够很好地防止闭锁(latch up)。进而，在沟道接触区域与多晶硅层相接的情况下，能够减小这些之间的接触电阻。该接触电阻的降低化也有助于沟道区域一沟道接触区域间的基极电阻的降低化。
[0041]本发明的半导体装置也可以进一步包含:以与所述沟道区域及所述沟道接触区域连续的方式形成在所述第2沟槽的所述底部及侧部的第2导电型的层。
[0042]依据该结构，通过与半导体层的导电型不同的第2导电型的层，能够由该第2导电型的层与半导体层的结(pn结)产生耗尽层。而且，该耗尽层使等电位面远离栅极沟槽，因此能够进一步缓冲施加在栅极沟槽的底部的电场。
[0043]所述栅极电极也可以包含:形成在所述栅极沟槽的内表面的由多晶硅构成的基底膜；以及埋入所述基底膜的内侧的包含Mo、W、Al、Pt、Ni及Ti的至少一种的埋入金属。
[0044]依据该结构，通过埋入金属能够使栅极电阻比较低，因此能够使晶体管的开关速度高速化。
[0045]所述半导体装置也可以进一步包含:配置在所述半导体层的表面侧的由包含铜(Cu)的金属构成的表面金属层。在该情况下，在该情况下，如权利要求21所述的发明那样，所述表面金属层也可以包含A1 — Cu类合金。
[0046]依据该结构，能够降低表面金属层的片电阻，因此能够提高电流密度。
[0047]所述单元部中，多个单位单元既可以被所述栅极沟槽以格子状划分，也可以被所述栅极沟槽以条纹状划分。
[0048]所述半导体层也可以由SiC、GaN或金刚石