F、EREC的波动较大。另外，由于芯片通电动作时 的自发热，因而晶格缺陷发生变化，电气特性发生变动。此外，由于由晶格缺陷产生的泄漏 电流较大，所以在高温动作时发生热失控。因此，需要确立一种不依赖于寿命控制方法的、 VF-EREC折衷特性的控制方法。
[0024] 功率器件在各种用途中得到使用，对IGBT、二极管等也要求雪崩耐量。但是，在具 有寄生双极型晶体管构造的半导体装置中，与不具有这种构造的半导体装置相比，雪崩耐 量减少。另外，如果以VF-EREC特性的改善为目标而使ιΓ型漂移层的厚度变薄，则雪崩耐 量显著降低。另外，在具有寄生双极型晶体管构造的半导体装置中，与不具有这种构造的半 导体装置相比，最大可控电流密度降低。
[0025] 本发明就是为了解决上述课题而提出的，第1目的是得到一种能够实现高振荡耐 量的半导体装置。第2目的是得到一种能够不依赖于寿命控制方法而改善VF-EREC折衷特 性、提高雪崩耐量和最大可控电流密度的半导体装置。
[0026] 本发明所涉及的半导体装置的特征在于，具备：n型漂移层；p型正极层，其设置在 所述η型漂移层的顶面；负极层，其设置在所述η型漂移层的底面；以及η型缓冲层，其设 置在所述η型漂移层与所述负极层之间，所述η型缓冲层的峰值浓度高于所述η型漂移层， 低于所述负极层，所述η型漂移层与所述η型缓冲层的连接部分处的载流子浓度的梯度为 20 ~2000cm4。
[0027] 发明的效果
[0028] 根据本发明，能够实现高振荡耐量。
【附图说明】
[0029] 图1是表示本发明的实施方式1所涉及的半导体装置的俯视图。
[0030] 图2是表示本发明的实施方式1所涉及的半导体装置的仰视图。
[0031] 图3是沿图1及图2的I-II的剖视图。
[0032] 图4是表示相对于深度的载流子浓度的图。
[0033]图5是表示相对于载流子浓度梯度▽nbuffra^VF、Erec、Vsnap。"、JMbraak)的图。
[0034]图6是表示本发明的实施方式2所涉及的半导体装置的剖视图。
[0035]图7是表示本发明的实施方式3所涉及的半导体装置的剖视图。
[0036] 图8是表示对比例所涉及的半导体装置的剖视图。
[0037]图9是表示用于模拟的η型缓冲层的峰值浓度和扩散深度的图。
[0038]图10是表示对比例和实施方式3中的耐压波形的缓冲层厚度依赖性的模拟结果 的图。
[0039] 图11是表示对比例和实施方式3中的活跃恢复（snappyrecovery)波形的Vcc 依赖性的模拟结果的图。
[0040]图12是表示对比例和实施方式3中的活跃恢复波形的Vcc依赖性的模拟结果的 图。
[0041] 图13是表示本发明的实施方式4所涉及的半导体装置的后视图。
[0042] 图14是沿图13的I-II的剖视图。
[0043] 图15是沿图13的III-IV的剖视图。
[0044] 图16是表示本发明的实施方式4所涉及的半导体装置的变形例1的仰视图。
[0045] 图17是表示本发明的实施方式4所涉及的半导体装置的变形例2的仰视图。
[0046]图18是表示本发明的实施方式5所涉及的半导体装置的剖视图。
[0047] 图19是表示本发明的实施方式6所涉及的半导体装置的剖视图。
[0048]图20是表示本发明的实施方式7所涉及的半导体装置的剖视图。
[0049]图21是表示本发明的实施方式8所涉及的半导体装置的剖视图。
[0050] 图22是表示本发明的实施方式9所涉及的半导体装置的剖视图。
[0051] 图23是表示本发明的实施方式10所涉及的半导体装置的剖视图。
[0052] 图24是表示本发明的实施方式11所涉及的半导体装置的剖视图。
[0053] 图25是表示本发明的实施方式12所涉及的半导体装置的剖视图。
[0054] 图26是表示本发明的实施方式13所涉及的半导体装置的剖视图。
【具体实施方式】
[0055] 参照附图，对本发明的实施方式所涉及的半导体装置进行说明。对相同或相对应 的结构要素标注相同标号，有时省略重复的说明。
[0056] 实施方式1
[0057] 图1以及图2分别是表示本发明的实施方式1所涉及的半导体装置的俯视图以及 仰视图。图3是沿图1及图2的I-II的剖视图。在ιΓ型漂移层1的顶面设置有p型正极 层2。在ιΓ型漂移层1的底面设置有η型负极层3。
[0058] 在η_型漂移层1与η型负极层3之间设置有η型缓冲层4。η型缓冲层4的杂质 的峰值浓度高于ιΓ型漂移层1，低于η型负极层3。正极电极5与ρ型正极层2欧姆接触， 负极电极6与η型负极层3欧姆接触。
[0059] 图4是表示相对于深度的载流子浓度的图。将η型缓冲层4的深度设为DbuffCT，将η 型漂移层与η型缓冲层的连接部分处的载流子浓度的梯度设为浓度梯度▽nbuffCT[cm4]，将 η型缓冲层4中的有效剂量设为Φrff[cm2]，将ιΓ型漂移层1的载流子浓度设为n。[cm3]。 它们之间的关系用下面的公式表示。
[0060]公式1
[0061]
[0062] 图5是表示相对于载流子浓度梯度▽nbuffel^VF、Erec、Vsnap。"、JMtoeak)的图。V肩 导通状态下的压降，ERK是恢复损耗，Vsnap。"是恢复时的过冲电压，JMbraak)是最大可控电流 密度。基于该数据，为了降低VF、Erec、Vsnap。"、提高JMtoeak)，将浓度梯度▽nbuffCT设为20~ 2000cm4。此外，在现有技术中，浓度梯度为105cm4左右，比本实施方式陡峭。
[0063] 如本实施方式所示，将ιΓ型漂移层1与η型缓冲层4的连接部分的载流子浓度缓 且宽地进行了分布的深缓冲构造称为CPL(ControllingPlasmaLayer)缓冲构造。利用该 CPL缓冲构造，能够抑制恢复时的该边界部分处的电场强度的增高。其结果，能够防止由负 极侧的电场强度的增高而产生的阶跃、以及以该阶跃作为触发而产生的高频振荡，因此能 够实现高振荡耐量。
[0064] 另外，将η型缓冲层4的有效剂量Φ#设定为比η-型漂移层1的有效剂量高的 1X1012~5X1012cm2。由此，η型缓冲层4的总剂量变为与ιΓ型漂移层1的总剂量同等程 度，因此能够利用ιΓ型漂移层1和η型缓冲层4这两者保持耐压。因此，与不存在η型缓 冲层4的情况相比，能够使保持同等耐压所需的ιΓ型漂移层1的厚度变薄，能够减少总损 耗。
[0065]此外，ιΓ型漂移层1的载流子浓度η。依赖于耐压等级而决定。作为一个例子，在 600~6500V等级的情况下，载流子浓度η。为1X10 12~1X1015cm3。η型负极层3的表面 浓度为1X1〇19~5X10 2°cm3,扩散深度为0. 5~2μm。η型缓冲层4的厚度DbuffCT如上述 公式所示，是η。、▽ ^buffer^ 的函数。
[0066] 另外，η型缓冲层4的峰值浓度与η_型漂移层1的峰值浓度之比为1X10 4~ 1X10、η型缓冲层4与η_型漂移层1的深度之比为0.1~10。
[0067] 实施方式2
[0068] 图6是表示本发明的实施方式2所涉及的半导体装置的剖视图。实施方式1是二 极管，但本实施方式是IGBT(InsulatedGateBipolarTransistor)。
[0069] p型正极层2是p型基极层，其峰值浓度为1.OX1016~1.OX10lscm3。在p型正 极层2上的晶片表面部局部地形成有p+型扩散层7和η+型发射极层8。η+型发射极层8的 峰值浓度为1. 〇X1〇18~1. 〇X1021cm3,深度为0.2~1. 0μm。
[0070] 在p型正极层2与ιΓ型漂移层1之间形成有n+型层9。η+型层9的峰值浓度为 1.0X1015~L0X1017cm3,深度比ρ型正极层2深0.5~LOym。
[0071] 以贯穿n+型发射极层8、p型正极层2以及η+型层9的方式设置有沟槽栅极10。 在沟槽栅极10上设置有层间绝缘膜11。正极电极5是发射极电极，与ρ+型扩散层7连接。 代替η型负极层3而设置有ρ型集电极层12。负极电极6是集电极电极，与ρ型集电极层 12欧姆接触。
[0072]η型缓冲层4的峰值浓度高于ιΓ型漂移层1，低于ρ型集电极层12。并且，与实 施方式1同样地，将ιΓ型漂移层1与η型缓冲层4的连接部分处的载流子浓度的梯度设为 20~2000cm4。并且，将η型缓冲层4的有效剂量（i>eff设定为比η-型漂移层1的有效剂 量高的IX1〇12~5X1012cm2。由此，在IGBT的情况下也能够得到与实施方式1相同的效 果。
[0073] 实施方式3
[0074]图7是表示本发明的实施方式3所涉及的半导体装置的剖视图。代替实施方式1 的单层的η型负极层3,将η型负极层3与ρ