半导体结构及其制造方法
【技术领域】
[0001]本发明有关于一种半导体结构及其制造方法。
【背景技术】
[0002]如智能型手机、平板计算机、与便携计算机的电子装置的问世已经造成高效能集成电路(1C)的需求增加。这些电子装置不断地朝向更高功能性与尺寸微型化发展。为了跟上这一趋势，集成电路封装变得更小、更薄、且更致密。
[0003]可以通过增加配线密度与减少集成电路封装中所使用的基板的厚度，以减少集成电路封装的尺寸与厚度。然而，由于基板的厚度减少，在操作与接续组装过程步骤的期间，基板变得更易于损毁(例如破裂或凹陷)。当用于基板的材料具有高的挠曲模数(为了达到低的热膨胀系数(CTE))时，这种情况特别常见。当为了减少制造成本而将基板的尺寸增加，以在各个基板上容纳更多装置单元时，此种情况更加明显。
[0004]因此，为了寻求解决上述问题中的至少一个问题，需要提供一种半导体结构及其制造方法。
【发明内容】
[0005]根据本发明的第一方面，提供一种半导体结构，包括层组件、一个或多个支撑组件及一个或多个锚合组件，支撑组件配置于层组件的第一表面上，锚合组件配置于层组件内且连接于一个或多个支撑组件，以耦接一个或多个支撑组件于层组件，进而强化层组件。
[0006]在一实施例中，一个或多个锚合组件中的至少一个的一部分可以曝露于层组件的第二表面上，第二表面相对于第一表面。
[0007]在一实施例中，半导体结构还可以包括一个或多个加强组件，加强组件配置于层组件的第二表面的至少一部分上，其中一个或多个锚合组件可以连接于一个或多个加强组件，以耦接一个或多个加强组件于层组件，进而更加强化层组件。
[0008]在一实施例中，半导体结构还可以包括一个或多个加强组件，加强组件配置于一个或多个支撑组件的至少一部分上，以进一步加强化层组件。
[0009]在一实施例中，一个或多个支撑组件可以包括磁性材料。一个或多个支撑组件还可以包括涂层，涂层是配置于磁性材料的至少一部分上方。
[0010]在一实施例中，一个或多个支撑组件可以配置于层组件的边缘部分。在一实施例中，一个或多个支撑组件的一部分可以延伸至层组件的边缘部分外，以限定悬挂部分。悬挂部分包括一个或多个贯穿孔。
[0011 ] 在一实施例中，层组件可以包括具有一个或多个电子组件的绝缘基板层组件。
[0012]在一实施例中，半导体结构可以包括支撑组件，其中所述一个支撑组件环绕承载组件的边缘延伸。
[0013]在一实施例中，一个或多个锚合组件种的至少一个可以是柱体或圆柱。
[0014]在一实施例中，半导体结构还可以包括另外的层组件、以及一个或多个另外的锚合组件，另外的锚合组件可以配置于另外的层组件内且连接于层组件的一个或多个锚合组件，以强化层组件与另外的层组件二者。
[0015]根据本发明的第二方面，提供一种半导体结构的制造方法，该方法包括形成一个或多个锚合组件于载件上方、封装一个或多个锚合组件于层组件内、以及选择性地蚀刻载件，以形成一个或多个支撑组件。
[0016]在一实施例中，方法还可以包括形成一个或多个电子组件于载件上。
[0017]在一实施例中，方法还可以包括形成一个或多个贯穿孔于一个或多个支撑组件内。
[0018]在一实施例中，方法还可以包括平面化层组件，以曝露一个或多个锚合组件中的至少一个的至少一部分。
[0019]在一实施例中，方法还可以包括形成一个或多个加强组件于一个或多个暴露的锚合组件的至少一部分上方。
[0020]在一实施例中，方法还可以包括形成一个或多个加强组件于一个或多个支撑组件的至少一部分上方。
[0021]在一实施例中，方法还可以包括形成涂层于内部磁性核心的至少一部分上方；内部磁性核心和涂层限定载件。
[0022]在一实施例中，方法还可以包括形成一个或多个分隔间隙于层组件内。
【附图说明】
[0023]仅通过以下描述的范例的方式，以及一并参照以下附图，对于本发明所属技术领域技术人员而言，本发明的范例性实施例将更容易理解且更加明显。
[0024]图1绘示根据本发明的一实施例的半导体结构剖面图。
[0025]图2绘示根据本发明的另一实施例的半导体结构剖面图。
[0026]图3绘示根据本发明的一实施例的半导体结构剖面图。
[0027]图4绘示根据本发明的另一实施例的半导体结构剖面图。
[0028]图5a、b及c分别绘示根据本发明的一实施例的半导体结构的顶部、底部与放大视图。
[0029]图6绘示根据本发明的另一实施例的半导体结构剖面图。
[0030]图7绘示根据本发明的又一实施例的半导体结构剖面图。
[0031]图8绘示根据本发明的另一实施例的半导体结构剖面图。
[0032]图9绘示根据本发明的另一实施例的半导体结构剖面图。
[0033]图10a、b与c分别绘示根据本发明的一实施例的半导体结构的顶部、底部与放大视图。
[0034]图11绘示根据本发明的另一实施例的半导体结构剖面图。
[0035]图12a_c绘示根据本发明的另一实施例的半导体结构剖面图。
[0036]图13a及b分别绘示根据本发明的一实施例的半导体结构的底部与放大视图。
[0037]图14绘示根据本发明的另一实施例的半导体结构剖面图。
[0038]图15a与b分别绘示根据本发明的一实施例的半导体结构的顶部与底部视图。
[0039]图16a至16f绘示根据本发明的一实施例的半导体结构的制造过程的剖面图。
[0040]图17a至17e绘示根据本发明的一实施例的半导体结构的制造过程的剖面图。
[0041]图18绘示根据本发明的一实施例的制造半导体结构的方法的步骤的流程图。
【具体实施方式】
[0042]本发明的实施例将参照附图进行描述。附图中相似的附图标记与特征表示相似的组件或同样的组件。
[0043]图1为绘示根据本发明的一实施例的一般指定为附图标记100的半导体结构示意图。半导体结构100包括层组件102、二个支撑(强化)组件104a/104b及二个锚合(锁合)组件106a/106b，其中支撑组件104a/104b配置于层组件102的第一表面上，锚合组件106a/106b配置于层组件102内，且分别连接于二个支撑组件104a/104b。二个锚合组件106a/106b分别连接于二个支撑组件104a/104b，以将支撑组件104a/104b耦接于层组件102。支撑组件104a/104b与锚合组件106a/106b提供搬动与运输上的支持，和/或机械性地强化/加固层组件102。在一实施例中，层组件102可以是承载组件。
[0044]层组件102可以是半导体结构100的基板的一部分或整体。层组件102可以包括内嵌于介电体或介电层中的多个电子组件(例如110)。在基板中可以限定一个或多个装置单元(例如114a/114b)，每个装置单元用于接收一个或多个例如是集成电路(1C)芯片或无源组件的半导体装置。至少一电子组件(在每个装置单元中)可以将层组件102的顶部表面连接至底部表面(通过层组件102)。多个电子组件中的每一个可以包括一个或多个配线线迹(例如111)和/或一个或多个垂直通孔(例如108)。配线线迹可以是线路或接垫且垂直通孔可以是柱块、柱体、或圆柱(圆柱形或长方体形)。较佳地，多个电子组件(例如110)彼此隔离。
[0045]层组件可以配置用于在顶部的第一表面(和/或底部的第二表面)上接收至少一半导体装置(未显示)并与至少一半导体装置(未显示)连接，并且经由电子组件将电子信号从半导体装置发送至层组件的底部的第二表面(和/或顶部的第一表面)。在一实施例中，支撑组件(与锚合组件)可以配置为远离和/或围绕半导体装置，因此支撑组件不会干扰半导体组件对于层组件的连接。
[0046]虽然图1只显示二个锚合组件与二个支撑组件，在另一实施例中，可以有一个或多个支撑组件配置于层组件上，和/或一个或多个锚合组件配置于层组件内。
[0047]支撑组件与锚合组件可以依据产品需求配置于层组件的任何部分的所选区段的上方。较佳地，支撑组件与锚合组件是配置于层组件的边缘部分(即环绕层组件的边缘)。一个锚合组件可以连接于一个或多个支撑组件。一个支撑组件可以连接于一个或多个锚合组件。锚合组件内嵌于层组件的介电体内并将支撑组件固定于层组件。
[0048]在一实施例中，可以通过支撑组件104a/104b完全地遮蔽锚合组件106a/106b，且锚合组件并未曝露于层组件102的第一表面上。亦即，锚合组件106a/106b在层组件102的第一表面上由支撑组件104a/104b通过层组件的介电体朝向层组件102的第二表面延伸。
[0049]在图1中，锚合组件106a/106b内嵌于层组件102中，使得锚合组件的一端(基部)曝露于层组件的第二表面上，第二表面(即层组件102的底部表面)是相对于第一表面(即，层组件102的顶部表面)。因此，锚合组件106a/106b的厚度(即高度)是等于层组件102的厚度。
[0050]备选地，如图2所示，锚合组件206a/206b完全内嵌于层组件202中，使得锚合组件的基部部分未曝露于层组件的第二表面(即层组件202的底部表面)上。换句话说，锚合组件206a/206b的厚度(即高度)是小于层组件202的厚度。
[0051]支撑组件(连接于锚合组件)耦接于层组件，以增强层组件的结构的整体性，进而有利于操作和集成电路芯片的后续组装。因此，本发明的实施例有利地允许使用较薄与较大的基板，且可以将基板的翘曲最小化。支撑组件与锚