以包括一个实施例，其中第一导电层的厚度可以小于第二导电层的厚度的25%。在一些实施例中，并且如520所示，方法500可以包括一个实施例，其中多个穿孔和/或多个凹部通过一种或多种半导体器件制造技术形成。在一些实施例中，并且如522所示，方法500可以包括一个实施例，其中多个柱状结构被形状修整，以增大第一导电层与衬底之间的附着力。在至少一个实施例中，方法500可以用于形成以上详细描述的半导体结构100。
[0031]以下示例涉及其他实施例。
[0032]在示例I中，提供了一种半导体结构，该半导体结构可以包括:衬底；形成于衬底的第一侧上的第一导电层；以及形成于第一导电层之上的第二导电层；该第二导电层可以包括多个大体上尖的结构，这些大体上尖的结构可以贯通第一导电层并且延伸到衬底中。
[0033]在示例2中，提供了示例I中的半导体结构，其中多个大体上尖的结构可以增大第一导电层与衬底之间的附着力。
[0034]在示例3中，提供了示例I或示例2中的半导体结构，其中第一导电层的厚度可能小于第二导电层的厚度的25%。
[0035]在示例4中，提供了示例I到示例3中的任一示例中的半导体结构，其中第一导电层可以实施为钛层。
[0036]在示例5中，提供了示例I到示例4中的任一示例中的半导体结构，其中第二导电层可以实施为基于铝的层。
[0037]在示例6中，提供了示例I到示例5中的任一示例中的半导体结构，其中多个大体上尖的结构可能占据第一导电层中可以与衬底的第一侧接触的侧的表面积的10 %以下。
[0038]在示例7中，提供了一种半导体结构，该半导体结构可以包括:衬底；形成于衬底的第一侧之上的第一导电层；形成于第一导电层之上的第二导电层；第一导电层中的多个穿孔；以及衬底中的多个凹部，这些凹部可以布置成与多个穿孔共轴；其中第二导电层可以包括多个柱状结构，这些柱状结构各自从所述多个结构延伸通过穿孔，并且可以从所述多个结构耦合到凹部的表面。
[0039]在示例8中，提供了示例7中的半导体结构，其中多个柱状结构可以增大第一导电层与衬底之间的附着力。
[0040]在示例9中，提供了示例7或示例8中的半导体结构，其中第一导电层可以实施为钦层。
[0041]在示例10中，提供了示例7到示例9中的任一示例中的半导体结构，其中第二导电层可以实施为基于铝的层。
[0042]在示例11中，提供了示例7到示例10中的任一示例中的半导体结构，其中多个柱状结构可以占据第一导电层中可以与衬底的第一侧接触的侧的表面积的10 %以下。
[0043]在示例12中，提供了一种形成半导体结构的方法，该方法可以包括:提供衬底；将第一导电层沉积在衬底的第一侧上；将第二导电层沉积在第一导电层之上；以及对第二导电层进行形状修整以包括多个大体上尖的结构，这些大体上尖的结构可以贯通第一导电层并且延伸到衬底中。
[0044]在示例13中，提供了示例12中的方法，其中多个大体上尖的结构可以通过退火工艺形成。
[0045]在示例14中，提供了示例12或示例13中的方法，其中第一导电层的厚度可以小于第二导电层的厚度的25%。
[0046]在示例15中，提供了示例12到示例14中的任一示例中的方法，其中多个大体上尖的结构可以被形状修整，以增大第一导电层与衬底之间的附着力。
[0047]在示例16中，提供了一种形成半导体结构的方法，该方法可以包括:提供衬底；在衬底的第一侧之上形成第一导电层；在第一导电层之上形成第二导电层；在第一导电层中开出多个穿孔；以及在衬底中构建多个凹部，并且将所述凹部布置成与多个穿孔共轴。
[0048]在示例17中，提供了示例16中的方法可以进一步包括:对第二导电层进行形状修整以包括多个柱状结构，这些柱状结构各自从所述多个结构延伸通过穿孔，并且从所述多个结构耦合到凹部的表面。
[0049]在示例18中，提供了示例16或示例17中的方法，其中第一导电层的厚度可以小于第二导电层的厚度的25%。
[0050]在示例19中，提供了示例16到示例18中的任一示例中的方法，其中多个穿孔和/或多个凹部可以通过一种或多种半导体器件制造技术形成。
[0051]在示例20中，提供了示例16到示例19中的任一示例中的方法，其中多个柱状结构可以被形状修整，以增大第一导电层与衬底之间的附着力。
【主权项】
1.一种半导体结构，所述半导体结构包括: 衬底； 第一层，所述第一层形成于所述衬底的第一侧上；以及 第二层，所述第二层形成于所述第一层之上； 所述第二层包括多个大体上尖的结构，所述多个大体上尖的结构贯通所述第一层并且延伸到所述衬底中。2.根据权利要求1所述的半导体结构， 其中所述多个大体上尖的结构增大了所述第一层与所述衬底之间的附着力。3.根据权利要求1所述的半导体结构， 其中所述第一层的厚度小于所述第二层的厚度的25%。4.根据权利要求1所述的半导体结构， 其中所述第一层包括钛层。5.根据权利要求1所述的半导体结构， 其中所述第二层包括基于铝的层。6.根据权利要求1所述的半导体结构， 其中所述多个大体上尖的结构占据所述第一层的与所述衬底的所述第一侧接触之侧的表面积的份额。7.一种半导体结构，所述半导体结构包括: 衬底； 第一导电层，所述第一导电层形成于所述衬底的第一侧之上； 第二导电层，所述第二导电层形成于所述第一导电层之上； 所述第一导电层中的多个穿孔；以及 所述衬底中的多个凹部，所述凹部被布置成与所述多个穿孔共轴； 其中所述第二导电层包括多个柱状结构，所述柱状结构中的每一个从所述多个结构延伸通过穿孔，并且从所述多个结构耦合到凹部的表面。8.根据权利要求7所述的半导体结构， 其中所述多个柱状结构增大了所述第一导电层与所述衬底之间的附着力。9.根据权利要求7所述的半导体结构， 其中所述第一导电层包括钛层。10.根据权利要求7所述的半导体结构， 其中所述第二导电层包括基于铝的层。11.根据权利要求7所述的半导体结构， 其中所述多个柱状结构占据所述第一导电层的与所述衬底的所述第一侧接触之侧的表面积的10%以下。12.—种形成半导体结构的方法，所述方法包括: 提供衬底； 将第一导电层沉积在所述衬底的第一侧上； 将第二导电层沉积在所述第一导电层之上；以及 对所述第二导电层进行形状修整，以包括多个大体上尖的结构，所述多个大体上尖的结构贯通所述第一导电层并且延伸到所述衬底中。13.根据权利要求12所述的方法， 其中所述多个大体上尖的结构通过退火工艺形成。14.根据权利要求12所述的方法， 其中所述第一导电层的厚度小于所述第二导电层的厚度的25%。15.根据权利要求12所述的方法， 其中所述多个大体上尖的结构被形状修整，以增大所述第一导电层与所述衬底之间的附着力。16.—种形成半导体结构的方法，所述方法包括: 提供衬底； 在所述衬底的第一侧之上形成第一导电层； 在所述第一导电层之上形成第二导电层； 在所述第一导电层中开出多个穿孔；以及 在所述衬底中构建多个凹部，并且将所述凹部布置成与所述多个穿孔共轴。17.根据权利要求16所述的方法，其进一步包括: 对所述第二导电层进行形状修整，以包括多个柱状结构，所述多个柱状结构各自从所述多个结构延伸通过穿孔，并且从所述多个结构耦合到凹部的表面。18.根据权利要求16所述的方法， 其中所述第一导电层的厚度小于所述第二导电层的厚度的25%。19.根据权利要求16所述的方法， 其中所述多个穿孔和/或所述多个凹部通过一种或多种半导体器件制造技术形成。20.根据权利要求16所述的方法， 其中所述多个柱状结构被形状修整，以增大所述第一导电层与所述衬底之间的附着力。
【专利摘要】本发明的各个实施例涉及具有改进的金属化附着力的半导体结构及其制造方法。本发明公开了一种半导体结构。该半导体结构可以包括衬底、形成于衬底的第一侧上的第一层、以及形成于该第一层之上的第二层。该第二层可以包括多个大体上尖的结构，这些大体上尖的结构贯通第一层并且延伸到衬底中。本发明还公开了一种制造半导体结构的方法。
【IPC分类】H01L29/06, H01L21/02
【公开号】CN105514147
【申请号】CN201510647193
【发明人】A·卡穆斯
【申请人】英飞凌科技股份有限公司
【公开日】2016年4月20日
【申请日】2015年10月8日
【公告号】DE102015117179A1, US20160104669