具有多个阈值电压的鳍式场效应晶体管的制作方法
【技术领域】
[0001]本公开内容一般地涉及半导体器件，并且具体地涉及通过栅极介电堆叠修改具有不同阈值电压的鳍式场效应晶体管及其制造方法。
【背景技术】
[0002]鳍式场效应晶体管被用来克服其中每单位面积包括有限导通电流的平面鳍式场效应晶体管的缺点。因为制造具有不同高度的半导体鳍片需要附加的处理步骤，因此期望在不求助于多个鳍片高度的情况下，控制鳍式场效应晶体管的导通电流的有效方法。
【发明内容】
[0003]可以在半导体鳍片上形成多种类型的栅极堆叠。高介电常数(高k)栅极介电层在半导体鳍片上形成。扩散势皇金属氮化物层被沉积和图案化，以阻挡高k栅极介电层的至少一部分，同时物理地暴露高k栅极介电层的至少另一部分。阈值电压调整氧化物层在高Mt极介电层的物理暴露部分和扩散势皇金属氮化物层上形成。执行退火，以将阈值电压调整氧化物层的材料赶进在(一个或多个)本征沟道和高k栅极介电层之间的界面，从而导致阈值电压调整氧化物部分的形成。至少一个功函数(workf unct1n)材料层被形成，并且利用高k栅极介电层和阈值电压调整氧化物部分进行图案化，以形成跨越半导体鳍片的栅极堆置。
[0004]根据本公开内容的一方面，半导体结构包含:包括第一栅极堆叠的第一鳍式场效应晶体管、包括第二栅极堆叠的第二鳍式场效应晶体管、以及包括第三栅极堆叠的第三鳍式场效应晶体管。第一栅极堆叠从下到上包括:包含具有介电常数大于4.0的第一高k介电材料并且跨越第一半导体鳍片的第一高介电常数(高k)介电部分、以及与第一高k介电部分接触的第一栅极电极。第二栅极堆叠从下到上包括:包含具有大于4.0的第二高k介电常数且与第一高k介电材料不同的另一种介电材料并且跨越第二半导体鳍片的阈值电压调整氧化物部分、包括第一高k介电材料的第二高k介电部分、以及与第二高k介电部分接触的第二栅极电极。第三栅极堆叠从下到上至少包括:包含第一高k介电材料并且跨越第三半导体鳍片的第三高k介电部分、以及与第三高k介电部分接触的第三栅极电极。第一鳍式场效应晶体管和第二鳍式场效应晶体管可以是第一导电类型的晶体管，并且第三鳍式场效应晶体管可以是与第一导电类型相反的第二导电类型的晶体管。
[0005]根据本公开内容的另一方面，提供了形成半导体结构的方法。包括具有大于4.0的介电常数的第一高k介电材料的高介电常数(高k)介电层在多个半导体鳍片上形成。扩散势皇金属氮化物层被形成和图案化，使得高k介电层的至少一部分被物理地暴露，同时高k介电层的至少另一部分被扩散势皇金属氮化物层的图案化的部分覆盖。包括具有大于4.0的另一个介电常数的第二高k介电材料的阈值电压调整氧化物层在高k介电层和图案化的扩散势皇金属氮化物层之上形成。利用退火引起第二高k介电材料扩散穿过第一高k介电材料。图案化的扩散势皇层阻挡第二高k介电材料穿过该图案化的扩散势皇层的扩散，并且至少一个阈值电压调整氧化物部分直接在多个半导体材料堆叠的至少一个上形成。图案化的扩散势皇金属氮化物层被去除。至少一个导电材料层在高k介电层上形成。栅极堆叠通过图案化至少一个导电材料层、高k介电层、以及至少一个阈值电压调整氧化物部分来形成。
【附图说明】
[0006]图1是根据本公开内容的第一实施例的、在形成半导体鳍片之后的第一示例性半导体结构的垂直剖面图。
[0007]图2是根据本公开内容的第一实施例的、在形成可弃式栅极堆叠、栅极间隔物、以及源极和漏极区域之后的第一示例性半导体结构的垂直剖面图。
[0008]图2A是图2的第一示例性半导体结构的俯视图。
[0009]图3是根据本公开内容的第一实施例的、在去除可弃式栅极堆叠和形成栅极空腔之后的第一示例性半导体结构的垂直剖面图。
[0010]图4是根据本公开内容的第一实施例的、在沉积高介电常数(高k)栅极介电层和扩散势皇金属氮化物层之后的第一示例性半导体结构的垂直剖面图。
[0011]图5是根据本公开内容的第一实施例的、在图案化扩散势皇金属氮化物层之后的第一示例性半导体结构的垂直剖面图。
[0012]图6是根据本公开内容的第一实施例的、在沉积阈值电压调整氧化物层和可选地沉积盖材料层之后的第一示例性半导体结构的垂直剖面图。
[0013]图7是根据本公开内容的第一实施例的、在本征沟道和高k栅极介电层之间形成阈值电压调整氧化物部分的退火之后和在去除可选的盖材料层和图案化的扩散势皇金属氮化物层之后的第一示例性半导体结构的垂直剖面图。
[0014]图8是根据本公开内容的第一实施例的、在沉积和图案化第一功函数材料层和沉积第二功函数材料层之后的第一示例性半导体结构的垂直剖面图。
[0015]图9是根据本公开内容的第一实施例的、在从平坦化介电层的顶表面的上方平坦化功函数材料层和介电材料层之后的第一示例性半导体结构的垂直剖面图。
[0016]图10是根据本公开内容的第一实施例的、在形成接触层级介电层和各种接触通孔结构之后的第一示例性半导体结构的垂直剖面图。
[0017]图11是根据本公开内容的第二实施例的第一示例性半导体结构的变体的垂直剖面图。
[0018]图12是根据本公开内容的第二实施例的、在沉积高介电常数(高k)栅极介电层和扩散势皇金属氮化物层并且图案化扩散势皇金属氮化物层之后的第二示例性半导体结构的垂直剖面图。
[0019]图13是根据本公开内容的第二实施例的、在沉积阈值电压调整氧化物层和可选地沉积盖材料层之后的第二示例性半导体结构的垂直剖面图。
[0020]图14是根据本公开内容的第二实施例的、在本征沟道和高k栅极介电层之间形成阈值电压调整氧化物部分的退火之后的第二示例性半导体结构的垂直剖面图。
[0021]图15是根据本公开内容的第二实施例的、在沉积和图案化第二功函数材料层并且沉积第二功函数材料层之后的第二示例性半导体结构的垂直剖面图。
[0022]图16是根据本公开内容的第二实施例的、在形成栅极堆叠之后的第二示例性半导体结构的垂直剖面图。
[0023]图17是根据本公开内容的第二实施例的、在形成栅极间隔物以及源极和漏极区域之后的第二示例性半导体结构的垂直剖面图。
[0024]图18是根据本公开内容的第二实施例的、在形成接触层级介电层和各种接触通孔结构之后的第二示例性半导体结构的垂直剖面图。
[0025]图19是根据本公开内容的第二实施例的第二示例性半导体结构的变体的垂直剖面图。
【具体实施方式】
[0026]如上所述，本公开内容涉及通过栅极介电堆叠修改具有不同阈值电压的鳍式场效应晶体管及其制造方法。现在将参考附图详细描述本公开内容的各方面。相同和相应的元件由相同的标号指示。附图中各个元件的比例不是按比例绘制的。如本文所使用的，采用诸如“第一”和“第二”的序数词仅仅是区分相似的元件，并且可以采用不同的序数词来指定说明书和/或权利要求中的相同元件。
[0027]参考图1，根据本公开内容的第一实施例的第一示例性半导体结构包括位于衬底上的多个半导体鳍片。在一种实施例中，多个半导体鳍片可以通过提供其中从下到上包括处理衬底10、掩埋绝缘体层12和顶部半导体层的垂直堆叠的绝缘体上半导体(SOI)衬底，并且通过图案化顶部半导体层以形成多个半导体鳍片来形成。顶部半导体层可以遍及其全部包括相同的半导体材料，或者可以包括包含不同半导体材料的多个区域。可替代地，可以采用块状半导体衬底代替SOI衬底来提供位于半导体衬底上的多个半导体鳍片，S卩，块状半导体衬底的剩余部分不包括多个半导体鳍片。
[0028]如本文所使用的，“半导体鳍片”指具有由均匀尺寸横向隔开的一对平行的垂直侧壁的半导体材料部分。在一种实施例中，每个半导体鳍片可以具有矩形水平横截面区域，使得这对平行的垂直侧壁之间的间距与矩形水平横截面区域的形状的较短边的长度相同。
[0029]第一示例性半导体结构可以包括各种器件区域。在非限制性的说明性例子中，第一示例性半导体结构可以包括第一器件区域100A、第二器件区域100B、第三器件区域100C、第四器件区域200A、第五器件区域200B和第六器件区域200C。为了形成附加的器件，可以提供附加的器件区域(未示出)。此外，可以在每个器件区域(10(^，1008，100(:，20(^，2008，2000中形成器件的多个实例。每个器件区域(10(^，10(?，100(:，20(^，2008，2000包括至少一个半导体鳍片。可以利用第一类型器件区域(100A，100B，100C)来形成第一类型鳍式场效应晶体管，并且可以利用第二类型器件区域(200A，200B，200C)来形成第二类型鳍式场效应晶体管。因此，第一、第二和第三场效应晶体管可以是第一类型场效应晶体管，并且第四、第五和第六场效应晶体管可以是第二类型场效应晶体管。在一种实施例中，第一类型可以是P-型并且第二类型可以是η-型。在另一种实施例中，第一类型可以是η-型并且第二类型可以是P-型。
[0030]如本文所使用的，“鳍式场效应晶体管”指其中至少一个沟道区域位于半导体鳍片内的场效应晶体管。如本文所使用的，利用术语“第一类型”和“第二类型”来区分为P-型器件采用的元件和为η-型器件采用的元件。在一种实施例中，“第一类型”元件可以是用于P-型平面鳍式场效应晶体管的元件并且“第二类型”元件可以是用于η-型平面鳍式场效应晶体管的元件。可替换地，“第一类型”元件可以是用于η-型平面鳍式场效应晶体管的元件并且“第二类型”元件可以是用于P-型平面鳍式场效应晶体管的元件。第一类型鳍式场效应晶体管和第二类型鳍式场效应晶体管是互补类型的鳍式场效应晶体管，g卩，可以被利用来形成互补金属氧化物半导体(CMOS)器件的相反类型。因此，P-型鳍式场效应晶体管是相对于η-型鳍式场效应晶体管的互补类型的鳍式场效应晶体管，反之亦然。
[0031 ] 在一种实施例中，器件区域(100Α，100Β，100C，200Α，200Β，200C)中的每个器件区域可以包括至少一个半导体鳍片。例如，第一器件区域100Α可以包括第一半导体鳍片21Α、第二器件区域100Β可以包括第二半导体鳍片21Β、第三器件区域100C可以包括第三半导体鳍片21C、第四器件区域200Α可以包括第四半导体鳍片23Α、第五器件区域200Β可以包括第五半导体鳍片23Β、并且第六器件区域200C可以包括第六半导体鳍片23C。在一种实施例中，每个半导体鳍片(21A，21B，21C，23Α，23Β，23C)的整体可以包括相同的单晶半导体材料。用于每个器件区域(10(^，1008，100(:，20(^，2008，2000中的至少一个半导体鳍片(214，218，21C，23A，23B，23C)的半导体材料可以被独立地选择。在一种实施例中，每个半导体鳍片(21厶，218，21(:，234，238，230可以遍及半导体鳍片(214，218，21(:，234，238，或230的整体包括相同的半导体材料。在一种实施例中，用于半导体鳍片(21A，21B，21C，23A，23B，23C)中的任何一个的每种半导体材料可以独立地选自单晶硅、单晶硅-锗合金、单晶硅-碳合金以及单晶硅-锗-碳合金。
[0032]在一种实施例中，每个半导体鳍片(21A，21B，21C，23A，23B，23C)可以包括本征单晶半导体材料。可替代地，半导体鳍片(21A，21B，21C，2