用于纳米线晶体管的内部间隔体及其制造方法
【技术领域】
[0001]本说明书的实施例总体涉及纳米线微电子器件的领域，并且更具体而言，涉及使用内部间隔体所形成的纳米线晶体管。
【背景技术】
[0002]集成电路部件的更高性能、更低成本、加强的微型化，以及集成电路的更大封装密度是制造微电子器件的微电子行业的一直的目标。在实现这些目标时，微电子器件减小，即，变得更小，这增加了对每种集成电路部件的最优性能的需求，包括在减小短沟道效应、寄生电容和截止状态漏电流的同时管理晶体管驱动电流。
[0003]非平面晶体管，例如基于鳍和纳米线的器件，使得能够改善对短沟道效应的控制。例如，在基于纳米线的晶体管中，栅极电极包裹在纳米线的完全周边周围，使能沟道区中的更完全耗尽，并减小由于更陡峭的亚阈值电流摆幅(SS)和更小的漏极感应势皇降低(DIBL)导致的短沟道效应。纳米线器件中使用的周围包裹的栅极结构和源极/漏极接触还使得能够更好地管理有源区中的漏电流和电容，即使在驱动电流增大时也是如此，如本领域的技术人员将要理解的那样。
【附图说明】
[0004]在说明书的结论部分中具体指出并明确主张了本公开内容的主题。根据结合附图的以下描述及附属权利要求，本公开内容的上述和其它特征将变得更加完全地显而易见。要理解的是，附图仅仅示出了根据本公开内容的几个实施例，并且因此，不应被视为限制其范围。将利用附图以额外的特异性和细节来描述本公开内容，从而可以更容易确定本公开内容的优点，其中:
[0005]图1-17是根据本说明书的实施例的形成纳米线晶体管的过程的斜视图及侧视图。
[0006]图18是根据本说明书的实施例的制造纳米线晶体管的过程的流程图。
[0007]图19图示了根据本说明书的一种实施方式的计算设备。
【具体实施方式】
[0008]在以下【具体实施方式】中，参考了附图，附图通过图示方式示出了可以实践所主张的主题的具体实施例。这些实施例得到充分详细的描述，以使本领域的技术人员能够实践该主题。应当理解，各实施例尽管不同，但未必是相互排斥的。例如，可以在其它实施例中实施结合一个实施例在本文中描述的特定特征、结构或特性而不脱离所主张主题的精神和范围。在本说明书之内提到“一个实施例”或“实施例”表示结合实施例描述的特定特征、结构或特性被包括在本说明书之内所涵盖的至少一个实施方式中。因此，短语“一个实施例”或“在实施例中”的使用，未必是指相同实施例。此外，要理解的是，可以修改每个公开实施例之内独立的元件的位置或布置而不脱离所主张主题的精神和范围。因此，不应以限制性意义来理解以下【具体实施方式】，并且所主张主题的范围仅受经适当解释的附属权利要求连同附属权利要求所授权的等价物的全范围的限定。在附图中，相同的标号在所有几幅视图中指相同或相似的元件或功能，并且其中绘示的元件未必与彼此成比例，相反，可以放大或缩小独立的元件，以便在本说明书的语境中更容易理解该元件。
[0009]如本说明书中所使用的术语“牺牲”是指暂时形成并将被去除并由另一种结构或材料替代的结构或材料。如本文中使用的术语“在……上方”、“到”、“在……之间”和“在……上”可以指一层相对于其它层的相对位置。在另一层“上方”或“上”或结合“到”另一层的一层可以直接接触另一层，或者可以有一个或多个居间层。层“之间”的一层可以直接与这些层接触，或者可以具有一个或多个居间层。
[0010]本说明书的实施例包括内部间隔体在纳米线晶体管中的合并。在一个实施例中，可以在内部间隔体制造期间，通过使用外部牺牲间隔体来形成内部间隔体。一旦形成了纳米线晶体管，就可以去除(分别)位于栅极结构(例如，栅极电极和栅极电介质)以及源极结构和漏极结构之间的牺牲间隔体。然后可以去除纳米线晶体管的沟道纳米线之间的牺牲材料，并可以沉积电介质材料以填充沟道纳米线之间的空间。可以去除不在沟道纳米线之间的电介质材料以形成内部间隔体。然后可以与内部间隔体和晶体管沟道纳米线相邻，形成(分别)位于栅极结构与源极结构和漏极结构之间的外部间隔体。内部间隔体可以提供栅极结构和源极/漏极接触之间的额外绝缘，这样减小了交叠电容、短路风险和漏电流。内部间隔体可以由绝缘的、低k电介质材料形成。此外，内部间隔体可以由与外部间隔体相同或不同的材料形成。此外，内部间隔体可以与外部间隔体的厚度相同或不同。
[0011]图1-17图示了形成纳米线晶体管的方法。出于简洁和清楚的目的，将图示单纳米线晶体管的形成。如图1所示，微电子衬底110可以由任何适当的材料来提供或形成。在一个实施例中，微电子衬底110可以是由单晶材料形成的体衬底，单晶材料可以包括，但不限于硅、锗、硅-锗或m-v族化合物半导体材料。在其它实施例中，微电子衬底110可以包括绝缘体上硅衬底(SOI)，其中，在体衬底上设置了由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料形成的上方绝缘体层。或者，微电子衬底110可以直接由体衬底形成，并使用局部氧化形成电绝缘部分以替代上述上方绝缘体层。
[0012]如图1中进一步所示，可以由任何已知技术，例如外延生长，在微电子衬底110上形成与多个沟道材料层(图示为元件12如、1242和1243)交替的多个牺牲材料层(图示为元件122!、1222和1223)，以形成分层堆叠体126。在一个实施例中，牺牲材料层122!、1222和1223可以是硅层，并且沟道材料层12如、1242和1243可以是硅锗层。在另一实施例中，牺牲材料层122!、1222和1223可以是硅锗层，并且沟道材料层12如、1242和1243可以是硅层。此外，沟道材料层124ι、1242和 1243还可以包括，但不限于，锗、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb和InP。尽管示出了三个牺牲材料层和三个沟道材料，但要理解可以使用任何适当数量的牺牲材料层和沟道材料层。
[0013]可以使用常规构图/蚀刻技术对分层的堆叠体126进行构图，以形成至少一个鳍结构128，如图2所示。例如，可以在沟槽蚀刻过程期间，例如在浅沟槽隔离(STI)过程期间，来蚀刻分层堆叠体126(见图1)，其中，可以在形成鳍结构128时在微电子衬底110中形成沟槽134，并且其中，可以在鳍结构128的相对侧上形成沟槽134。本领域的技术人员将要理解，一般同时形成多个基本平行的鳍结构128。
[0014]如图3所示，可以在邻近微电子衬底110的沟槽134之内形成或沉积电介质材料结构136，例如二氧化硅，以电分开鳍结构128。本领域的技术人员应当理解，形成电介质材料结构136的过程可以涉及多种过程，包括但不限于，沉积电介质材料、对电介质材料进行抛光/平坦化和回蚀电介质材料。
[0015]如图4所示，第一牺牲间隔体152和第二牺牲间隔体154可以形成在鳍结构128上并跨越鳍结构128，并且可以设置为基本关于鳍结构128正交。在实施例中，第一牺牲间隔体152和/或第二牺牲间隔体154可以包括任何电介质材料，可以将其去除而不影响牺牲栅极材料、源极结构或漏极材料(接下来将论述其每者)，并可以包括，但不限于二氧化硅、氮化硅和氮氧化硅。
[0016]如图4进一步所示，可以在第一牺牲间隔体152和第二牺牲间隔体154之内/之间，以及在位于第一牺牲间隔体152和第二牺牲间隔体154之间的鳍结构128的部分周围，来形成牺牲栅极材料142 ο在实施例中，可以在鳍结构128的部分周围形成牺牲栅极材料142，并且第一牺牲间隔体152和第二牺牲间隔体154可以在牺牲栅极材料142的相对侧上。牺牲栅极材料142可以包括任何适当的牺牲材料，包括，但不限于多晶硅、氮化硅和二氧化硅。
[0017]如图5所示，可以去除每个鳍结构128的在牺牲栅极材料142、第一牺牲间隔体152和第二牺牲间隔体154外部的部分，以暴露微电子衬底110的部分112。可以通过现有技术中已知的任何工艺，包括但不限于干法蚀刻工艺，来去除每个鳍结构128的部分。
[0018]如图6所示，可以例如通过硅或硅锗的外延生长，在鳍结构128的相对端上的微电子衬底部分112(见图6)上形成源极结构160和漏极结构170，它们可以耦合到设置于第一牺牲