层152和第二牺牲层154之间的鳍结构128的部分。在实施例中，根据用于具体应用的器件类型，源极结构160或漏极结构170可以是用于NMOS器件的η掺杂硅，或者可以是用于PMOS器件的P掺杂硅/硅锗。可以在外延工艺中通过植入、通过等离子体掺杂、通过固体源掺杂或通过现有技术中已知的其它方法来弓I入掺杂。
[0019]如图7所示，可以在微电子衬底110上，在源极结构160、漏极结构170、牺牲栅极材料142、第一牺牲间隔体152和第二牺牲间隔体154上方形成层间电介质层180，其中，可以例如通过化学机械抛光来对层间电介质层180进行平面化，以暴露第一牺牲间隔体152、第二牺牲间隔体154和牺牲栅极材料142。
[0020]然后，如图8所示，可以例如通过蚀刻工艺，从第一牺牲间隔体152和第二牺牲间隔体154之间去除牺牲栅极材料142，蚀刻工艺包括，但不限于湿法蚀刻、湿法蚀刻和氧化的组合或干法蚀刻(等离子体或无等离子体蚀刻)。
[0021]如图9所示，可以在沟道材料层12屯、1242和1243(见图8)之间从鳍结构128(见图8)选择性地去除牺牲材料层122^1222和1223(见图8)，以形成在源极结构160(见图6)和漏极结构170之间延伸的沟道纳米线(图示为元件12(h、1202和1203，并且在这里可以被统称为“沟道纳米线120n”)，其中，沟道纳米线120η可以被垂直(例如，ζ方向)对准并与彼此间隔开。在实施例中，可以利用选择性去除牺牲材料层122^1222和1223而不蚀刻沟道材料层12如、1242和1243的湿法蚀刻、湿法蚀刻和氧化的组合或干法蚀刻(等离子体或无等离子体)，来蚀刻牺牲材料层122!、1222和1223。在一个实施例中，其中牺牲材料层122!、1222和1223是硅并且沟道材料层12如、1242和1243是硅锗，湿法蚀刻可以包括，但不限于包括氢氧化铵和氢氧化钾的含水氢氧化物化学物。在另一实施例中，其中牺牲材料层122^1222和1223是硅锗并且沟道材料层12如、1242和1243是硅，湿法蚀刻可以包括，但不限于碳酸/硝酸/氢氟酸溶液和柠檬酸/硝酸/氢氟酸的溶液。
[0022]在实施例中，硅和硅锗沟道纳米线120n都可以与例如反相器结构中的匪OS Si和PMOS SiGe存在于同一晶片上、同一管芯中或同一电路上。在NMOS Si和PMOS SiGe都在同一电路中的实施例中，可以相互选择Si沟道厚度(SiGe居间层)和SiGe沟道厚度(Si居间层)以提高电路性能和/或电路最小工作电压。在实施例中，可以通过蚀刻工艺来改变同一电路中不同器件上的纳米线数量，以提高电路性能和/或电路最小工作电压。
[0023]如图10所示(沿图9的线10-10的横截面)，可以形成栅极电介质材料182，以围绕第一牺牲间隔体152和第二牺牲间隔体154之间的沟道纳米线12(h、1202和1203。在实施例中，栅极电介质材料182可以包括高k栅极电介质材料，其中，介电常数可以包括大于大约4的值。高k栅极电介质材料的示例可以包括，但不限于氧化铪、硅氧化铪、氧化镧、氧化锆、硅氧化错、氧化钛、氧化钽、钛酸钡锁、钛酸钡、钛酸锁、氧化乾、氧化铝、铅氧化钪和银锌酸铅。在一个实施例中，可以在沟道纳米线120ι、1202和1203周围基本保形地形成栅极电介质材料182，并且可以在第一牺牲间隔体152和第二牺牲间隔体154上形成基本保形层。可以利用现有技术中公知的任何技术来沉积栅极电介质材料182，以获得保形层，例如，但不限于原子层沉积(ALD)和化学气相沉积(CVD)的各种实施方式，例如，大气压CVD(APCVD) JgSCVD(LPCVD)和等离子体增强化学气相沉积(PECVD)。
[0024]如图11所示，可以围绕沟道纳米线12(h、1202和1203来形成栅极电极材料144，以形成栅极电极140并由此形成微电子结构102。栅极电极材料144可以包括任何适当的导电材料，包括，但不限于，纯金属和钛、妈、钽、招、铜、舒、钴、络、铁、钯、钼、猛、银、金、银和银的合金。也可以使用导电性较差的金属碳化物，例如，碳化钛、碳化锆、碳化钽、碳化钨和碳化钨。栅极电极材料也可以由诸如氮化钛和氮化钽的金属氮化物，或诸如氧化钌的导电金属氧化物制成。栅极电极材料还可以包括与诸如具有铺和镝的稀土元素的合金，或诸如铂的贵金属O
[0025]如图12和13所示，可以去除第一牺牲间隔体152和第二牺牲间隔体154(见图11)。可以由包括但不限于蚀刻工艺的任何适当的工艺，来去除第一牺牲间隔体152和第二牺牲间隔体154。
[0026]如图13所示，(沿图12的线13-13的侧视图)，第一牺牲间隔体152和第二牺牲间隔体154的去除暴露了牺牲材料层122ι、1222和1223。如图14所示，可以通过选择性地去除牺牲材料层122^1222和1223而不蚀刻沟道纳米线12屯、1242和1243的任何适当技术，例如湿法蚀亥Ij、湿法蚀刻和氧化的组合或干法蚀刻(等离子体或无等离子体)，来蚀刻牺牲材料层1221、1222和1223。在一个实施例中，其中牺牲材料层122!、1222和1223是硅并且沟道纳米线124!、1242和1243是娃锗，湿法蚀刻可以包括，但不限于包括氢氧化钱和氢氧化钾的含水氢氧化物化学物质。在另一实施例中，其中牺牲材料层122^1222和1223是硅锗并且沟道纳米线12屯、1242和1243是硅，湿法蚀刻可以包括，但不限于碳酸/硝酸/氢氟酸溶液和柠檬酸/硝酸/氢氟酸溶液。
[0027]如图15所示，可以沉积间隔体材料以形成填充沟道纳米线124ι、1242和1243 (见图14)之间的空间的第一间隔体192和第二间隔体194，以形成纳米线器件100。用于形成第一间隔体192和第二间隔体194的间隔体材料可以是任何适当的电介质材料，例如，二氧化硅、氮氧化硅或氮化硅。在实施例中，间隔体材料是低k电介质材料，S卩，具有小于3.6的介电常数。
[0028]在图16所示的另一实施例中，可以去除第一间隔体192和第二间隔体194的一部分，以在沟道纳米线124!、1242和1243之间界定内部间隔体190!、1902和1903。如图17所示，然后可以沉积与内部间隔体190ι、1902和1903的电介质材料不同的电介质材料以形成围绕内部间隔体190!、1902和1903以及沟道纳米线120!、1202和1203(见图16)并位于栅极电极140及其相应的源极结构160或漏极结构170之间的第一外部间隔体196和第二外部间隔体198。
[0029]图18是根据本说明书的实施例的制造纳米线晶体管结构的过程200的流程图。如方框202中所述，可以形成微电子衬底。如方框204中所述，可以在微电子衬底上形成包括至少一个牺牲材料层和至少一个沟道材料层的堆叠层。如方框206中所述，可以由分层堆叠形成至少一个鳍结构，如方框208中所述。如方框208中所述，可以跨越鳍结构形成至少两个牺牲间隔体。可以在至少两个牺牲间隔体之间形成牺牲栅极材料，如方框210中所述。如方框212中所述，可以去除鳍结构在牺牲栅极材料和间隔体以外的部分，以暴露微电子衬底的部分。可以在鳍结构的相对端上的微电子衬底部分上形成源结构和漏极结构，如在方框214中所述。可以在源极结构和漏极结构上方形成层间电介质层，如方框216中所述。可以在间隔体之间去除牺牲栅极材料，如方框218中所述。如方框220中所述，可以从沟道材料层之间选择性地去除牺牲材料层，以形成至少一个沟道纳米线。如方框222中所述，可以形成栅极电介质材料以在间隔体之间围绕沟道纳米线。可以在栅极电介质材料上形成栅极电极材料，如方框224中所述。如方框226中所述，可以去除牺牲间隔体。可以选择性地去除沟道纳米线之间的牺牲材料层，如方框228中所述。如方框230中所述，可以沉积电介质材料，以形成至少一个间隔体，其中，将电介质材料设置于沟道纳米线之间。
[0030]图19示出了根据本说明书的一个实施方式的计算设备的示意性示图。计算设备300容纳板302。板302可以包括多个部件，该多个部件包括但不限于处理器304和至少一个通信芯片306。处理器304物理地和电地耦合到板302。在一些实施方式中，至少一个通信芯片306还物理地和电地耦合到板302。