沟槽栅功率器件的制造方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽栅功率器件的制造方法。
【背景技术】
[0002]如图1A至图1F所示，是现有沟槽栅功率器件的制造方法各步骤中的器件结构示意图；包括如下步骤:
[0003 ]步骤一、如图1A所示，在娃衬底1I上淀积硬质掩模层102。
[0004]如图1B所示，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域外的所述硬质掩模层102去除。
[0005]步骤二、如图1B所示，以刻蚀后的所述硬质掩模层102为掩模对所述硅衬底101进行刻蚀形成沟槽103。
[0006]步骤三、如图1C所示，淀积栅介质层如栅氧化层104。
[0007]步骤四、如图1C所示，淀积多晶硅栅105。
[0008]步骤五、如图1D所示，进行多晶硅回刻将位于所述沟槽103外部的所述多晶硅栅105去除。
[0009]步骤六、如图1E所示，进行体区注入在所述硅衬底表面形成体区106，体区106—般由阱区组成，或者称为基区。被所述多晶硅栅105侧面覆盖的所述体区106表面用于形成沟道。
[0010]步骤七、如图1E所示，进行重掺杂的源注入在所述体区106表面形成源区107。
[0011]步骤十二、如图1E所示，在所述硅衬底正面形成层间膜108。
[0012]如图1F所示，形成接触孔109和正面金属层110，对所述正面金属层110进行光刻刻蚀形成源极和栅极，所述源极通过接触孔109和所述源区107接触，所述栅极通过接触孔109和所述多晶硅栅105接触。
[0013]步骤十三、对所述硅衬底101背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
[0014]由上面描述可知，现有方法中沟槽103的底部和侧壁位置处所述多晶硅栅105都是通过栅介质层104和硅衬底101中的硅隔离。也即栅介质层104在沟槽103的内部表面各位置处的厚度均一。而为了降低器件的阈值电压，需要减少栅介质层104的厚度;而当栅介质层104的厚度减少后，多晶硅栅105和底部的硅之间隔离的栅介质层104的厚度也会随之减少，多晶硅栅105和底部的硅之间栅介质层104的厚度的减少会使得栅电荷(Qg)增加，降低器件的性能。其中栅电荷为使MOSFET的栅极电压开启到一定电压而需要从栅极输入的电荷量；栅电荷越低，器件的性能越好。而现有方法中采用厚度均匀的栅介质层104，使得阈值电压和栅电荷之间对栅介质层104的厚度要求互相矛盾，限制了器件的应用范围。
【发明内容】
[0015]本发明所要解决的技术问题是提供一种沟槽栅功率器件的制造方法，能降低器件的栅电荷，扩展器件的应用范围。
[0016]为解决上述技术问题，本发明提供的沟槽栅功率器件的制造方法包括如下步骤:
[0017]步骤一、提供一硅衬底，在所述硅衬底表面形成硬质掩模层，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域外的所述硬质掩模层去除。
[0018]步骤二、以刻蚀后的所述硬质掩模层为掩模对所述硅衬底进行刻蚀形成沟槽。
[0019]步骤三、淀积第一介质层，所述第一介质层覆盖在所述沟槽的底部表面和侧面。
[0020]步骤四、淀积第一多晶硅层，所述第一多晶硅层将形成有所述第一介质层的所述沟槽完全填充并延伸到所述沟槽外部。
[0021]步骤五、进行多晶硅回刻将位于所述沟槽外部的所述第一多晶硅层去除。
[0022]步骤六、以所述沟槽的侧面的硅和所述第一多晶硅层为自对准边界对所述第一介质层进行自对准刻蚀，所述自对准刻蚀将位于所述沟槽顶部的所述第一介质层去除、位于所述沟槽底部的所述第一介质层保留，且所保留的所述第一介质层位于后续形成的体区的底部。
[0023]步骤七、在所述第一介质层去除后的所述沟槽的顶部区域内部表面形成栅介质层，所述栅介质层的厚度小于所述第一介质层的厚度。
[0024]步骤八、淀积第二多晶硅层，所述第二多晶硅层将所述第一介质层去除后且形成有所述栅介质层的所述沟槽的顶部区域完全填充。
[0025]步骤九、进行多晶硅回刻将位于所述沟槽外部的所述第二多晶硅层去除；由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅栅。
[0026]步骤十、进行体区注入在所述硅衬底表面形成体区，所述体区的侧面和所述多晶硅栅之间隔离有所述栅介质层，且被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道，通过减少所述栅介质层的厚度降低沟道开启的阈值电压，通过增加所述第一介质层的厚度减少栅电荷。
[0027]进一步的改进是，还包括如下步骤:
[0028]步骤十一、进行重掺杂的源注入在所述体区表面形成源区。
[0029]步骤十二、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触，且所述栅极底部的接触孔的底部穿过第二多晶硅层并进入到所述第一多晶硅层中。
[0030]步骤十三、对所述硅衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
[0031]进一步的改进是，所述第一介质层为氧化层。
[0032]进一步的改进是，所述栅介质层为栅氧化层。
[0033]进一步的改进是，所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
[0034]进一步的改进是，沟槽栅功率器件为沟槽栅功率MOSFET器件。
[0035]进一步的改进是，步骤十二中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成体区接触区的步骤。
[0036]本发明的多晶硅栅和沟槽的底部和侧壁之间隔离的介质层分两次形成，第一次形成的第一介质层的厚度较厚、且该厚度能够单独控制，通过增加所述第一介质层的厚度减少栅电荷;而第二次形成的栅介质层的厚度较薄、且该厚度能够单独控制，通过减少栅介质层的厚度降低沟道开启的阈值电压;所以本发明实现了将沟道开启的阈值电压的调节和栅电荷的调节互不相关，消除了二者对形成于沟槽内部表面的介质层的厚度的不同要求，从而能够实现在不影响器件的沟道开启的阈值电压的条件下降到器件的栅电荷，从而能减少器件开关损耗，提高开关速度，能使器件能够在高频条件下很好的工作，有效地扩大了芯片使用范围。
[0037]另外，本发明在形成不同厚度的第一介质层和栅介质层的工艺过程中，并不需要增加额外的光刻工艺来定义，利用第一介质层的厚度比栅介质层的厚度厚的特征、同时利用沟槽的侧面的硅和第一多晶硅层自对准形成的边界来对第一介质层进行刻蚀，实现了不采用光刻工艺在第一介质层刻蚀后的沟槽顶部形成栅介质层；由于本发明方法不需要增加光罩就能实现，所以工艺成本较低，同时丰富了功率器件的产品线。
【附图说明】
[0038]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0039]图1A-图1F是现有沟槽栅功率器件的制造方法各步骤中的器件结构示意图；
[0040]图2是本发明实施例方法流程图；
[0041]图3A-图31是本发明实施例方法各步骤中的器件结构示意图。
【具体实施方式】
[0042]如图2所示，是本发明