形成半导体层3后，采用准分子激光退火(ELA)、固相晶化(SPC)等方法，将非晶硅转换为多晶硅层。再通过磁控溅射工艺在所述多晶硅层上形成所述栅极绝缘层4，所述栅极绝缘层4选自但不限于S1x、SiNx、S1Nx中的一种或多种材料形成的单层或多层材料结构，本实施例优选SiN层。
[0042]S2、如图3所示，在所述栅极绝缘层4远离所述基板I 一侧的上方施加P型离子B+对所述半导体层3进行第一次掺杂，掺杂剂量为3 X 112个离子/cm2，加速离子能量为1KeV ;对整个所述半导体层3进行离子掺杂，形成TFT之后，增加了 TFT沟道区域的载流子迁移率，赋予阈值电压(Vth)较小的漂移值，成功补偿了 TFT的空间不均性和不稳定性，使得可以通过控制通入每个像素单元的电流大小准确控制像素的明暗程度(灰阶)。
[0043]S3、通过磁控溅射工艺在所述栅极绝缘层4上形成所述栅极5。所述栅极为高导电金属层，所述高导电金属选自但不限于Al、T1、Mo、Ag、Cr或其合金中的一种或多种的组合，本实施例中优选依次层叠的Mo-Al-Mo (各层厚度的比例为1:10:1)三层结构。
[0044]S4、如图5所示，以所述栅极5为第一道掩膜，在所述栅极5远离所述基板I 一侧的上方施加P型离子对所述半导体层3进行第二次掺杂，在所述半导体层3长度方向的两端形成杂质浓度较高的第二掺杂区域321、322，而所述半导体层3中仅进行第一次掺杂的区域形成第一掺杂区域31 ;第二次掺杂步骤掺杂剂为B+，加速离子能量为lOKeV，剂量为IXlO14 个离子 /cm2O
[0045]S5、在所述基板I上形成直接覆盖所述栅极绝缘层4和所述栅极5的所述层间绝缘层6并图案化，形成暴露所述半导体层3长度方向两端部分第二掺杂区域321、322的通孔，所述暴露区域与所述第一掺杂区域31不相邻；本实施例中优选地，形成在第一掺杂区域31两侧的第二掺杂区域321、322面积不相等。
[0046]所述层间绝缘层6通过磁控減射工艺制备,选自但不限于S1x、SiNx、S1Nx中的一种或多种形成的单层或多层材料结构，本实施例优选SiN。
[0047]S6、以所述层间绝缘层6图案为第二道掩膜，在所述层间绝缘层6远离所述基板I一侧的上方施加P型离子杂质B+对所述半导体层3进行第三次掺杂，在所述第二掺杂区域321、322暴露区域形成杂质浓度较高的第三掺杂区域331、332 ;加速离子能量为30KeV，掺杂的剂量为I X 115个离子/cm2。所述第二掺杂区域321、322被部分重度掺杂，形成的所述第三掺杂区331和332即分别为源极区和漏极区，未掺杂的所述第二掺杂区域321、322则转化为LDD区(本实施例中，所述第二掺杂区域中的321对应区域面积小于322对应区域)，所述第一掺杂区31则为沟道区域。
[0048]S7、如图6所示，通过磁控溅射工艺在所述层间绝缘层6上形成源极电极71与漏极电极72，分别与所述第三掺杂区域中的源极区331和漏极区332成电性接触。靠近所述漏极电极72的LDD区面积大于靠近所述源极电极71的LDD区面积，能够有效减少了漏极区332的热载流子效应，从而降低漏电流，保证导通电流，进而改善所述薄膜晶体管的性能。
[0049]所述源极电极71与所述漏极电极72为高导电金属层,所述高导电金属选自但不限于Al、T1、Mo、Ag、Cr或其合金中的一种或多种，本实施例优选依次溅射的Mo-Al-Mo (各层厚度的比例为1:10:1)三层结构的高导电金属层。
[0050]所述第一次掺杂、所述第二次掺杂以及所述第三次掺杂的掺杂剂相同，为P型离子，本实施例优选P型离子B+，作为本发明的可替换实施例，所述杂质离子还可以为BF\ B2Hx\ P\ As\ Sb+等。作为本发明的可替换实施例，所述第一次掺杂的剂量还可以为2X 111?5X 112个离子/cm2，加速离子能量为5?20KeV ;所述第二次掺杂的剂量还可以为I X 113?5 X 114个离子/cm2，加速离子能量为10?35KeV ;所述第三次掺杂的剂量还可以为5 X 114?I X 116个离子/cm2，加速离子能量为20?60KeV ;所述第一次掺杂、所述第二次掺杂、所述第三次掺杂的剂量比为I?25:50?250:2500?5000，加速离子能量比为I?3:2?7:4?12，均可以实现本发明的目的，属于本发明的保护范围。
[0051]上述实施例提供一种薄膜晶体管的制备方法，以薄膜晶体管中的所述栅极5和所述层间绝缘层6为掩膜，通过3次离子掺杂工艺实现沟道区域、源极区、漏极区、LDD区等不同功能区的掺杂，制备步骤少、工艺简单。
[0052]显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
【主权项】
1.一种薄膜晶体管的制备方法，其特征在于，包括如下步骤: 51、在基板(I)上依次形成半导体层(3)和栅极绝缘层(4)； 52、在栅极绝缘层(4)远离基板(I)一侧的上方施加杂质对半导体层(3)进行第一次掺杂； 53、在栅极绝缘层(4)上形成栅极(5)； 54、以栅极(5)为第一道掩膜,在栅极(5)远离基板(I)一侧的上方施加杂质对半导体层(3)进行第二次掺杂，在半导体层(3)长度方向的两端形成杂质浓度较高的第二掺杂区域(321，322)，而半导体层(3)中仅进行第一次掺杂的区域形成第一掺杂区域(31)； 55、在基板⑴上形成直接覆盖栅极绝缘层⑷和栅极(5)的层间绝缘层(6)并图案化，形成暴露半导体层(3)长度方向两端部分第二掺杂区域(321，322)的通孔，暴露区域与第一掺杂区域(31)不相邻； 56、以层间绝缘层￠)图案为第二道掩膜，在层间绝缘层(6)远离基板(I)一侧的上方施加杂质对半导体层(3)进行第三次掺杂，在第二掺杂区域(321，322)暴露区域形成杂质浓度较高的第三掺杂区域(331，332)。2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一次掺杂、所述第二次掺杂、所述第三次掺杂的剂量比为I?25:50?250:2500?5000，加速离子能量比为I?3:2?7:4?12。3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述掺杂步骤的掺杂剂均为P型离子。4.根据权利要求1-3任一项所述的薄膜晶体管的制备方法，其特征在于，步骤S5中，形成在所述第一掺杂区域(31)两侧的所述第二掺杂区域(321，322)面积不相等。5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，步骤SI中还包括直接在所述基板(I)上形成缓冲层(2)的步骤。6.根据权利要求1-3或5任一项所述的薄膜晶体管的制备方法，其特征在于，所述半导体层⑶为非晶硅层。7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，步骤SI中形成所述半导体层(3)之后，还包括将非晶硅转化为多晶硅的步骤。8.根据权利要求1-3或5或7任一项所述的薄膜晶体管的制备方法，其特征在于，步骤S6之后还包括在层间绝缘层(6)上形成覆盖所述第三掺杂区域(331，332)的源极电极(71)与漏极电极(72)的步骤，所述源极电极(71)与所述漏极电极(72)分别与第三掺杂区域中的源极区(331)和漏极区(332)成电性接触； 所述源极电极(71)与所述第一掺杂区域(31)之间的所述第二掺杂区域(321)的面积小于所述漏极电极(72)与所述第一掺杂区域(31)之间的所述第二掺杂区域(322)的面积。9.一种由如权利要求1-8任一所述的薄膜晶体管的制备方法制备的薄膜晶体管。10.一种如权利要求9所述的薄膜晶体管在OLED显示装置中的应用。
【专利摘要】本发明提供一种薄膜晶体管的制备方法，以薄膜晶体管中的栅极和层间绝缘层为掩膜，通过3次离子掺杂工艺实现沟道区域、源极区、漏极区、LDD区等不同功能区的掺杂，制备步骤少、工艺简单。本发明提供一种薄膜晶体管，TFT沟道区域也进行了离子掺杂，载流子迁移率高，阈值电压(Vth)的漂移值较小，成功补偿了TFT的空间不均性和不稳定性，而且，漏电流小，导通电流稳定，应用于OLED显示装置中时，可通过控制通入每个像素单元的电流大小准确控制像素的明暗程度(灰阶)。
【IPC分类】H01L27/32, H01L29/786, H01L21/336, H01L29/08
【公开号】CN105590862
【申请号】CN201410642083
【发明人】周诗丽
【申请人】昆山国显光电有限公司
【公开日】2016年5月18日
【申请日】2014年11月13日