用于光学应用的半导体器件和制造这样半导体器件的方法
【专利摘要】传感器(2)被布置在半导体衬底(1)的主表面(10)处，并且滤光器(3)被布置在传感器上方。贯通衬底通路(4)在传感器的区域外部穿透衬底。在主表面上方施加半导体本体，并且接着至少在传感器上方的区域中部分地去除该半导体本体。半导体本体的部分保留在贯通衬底通路上方作为框架层(5)。滤光器与框架层在同一水平面上。
【专利说明】用于光学应用的半导体器件和制造这样半导体器件的方法
[0001 ] US 2007/249095 Al公开了一种半导体封装件，其包括键合至晶片的红外滤光器。适合的红外滤光器层被施加在尺寸与晶片相同的玻璃片上。玻璃片被键合至晶片，滤光器层面向晶片，随后晶片被变薄。所得到的晶片和滤光器的总厚度不大于晶片的初始厚度。从与滤光器相对的侧至位于晶片与滤光器之间的接触焊垫电极穿过晶片形成有通孔。
[0002]DE 102009004725 Al描述了具有键合层的堆叠半导体器件，所述键合层包括埋置的接触焊垫，所述接触焊垫借助于在贯通晶片通路中的金属化与晶片之一的上表面上的金属层连接。接触焊垫和表面金属层可以与布线的金属平面或者被设置用于与另一半导体器件连接的接触焊垫连接。
[0003]在US8,378,496 B2、W0 2010/006916 Al以及WO 2011/039167 Al中描述了半导体衬底中的贯通硅通路的形成。
[0004]在US2005/0173064 A1、US 2009/0218560 AUDE 10156465 Cl以及WO 2013/056936 Al中描述了使用暂时性键合的制造方法。
[0005]本发明的目的是公开了一种用于光学应用的高可靠性的半导体芯片级的封装件，和制造这样的半导体芯片级封装件的方法。
[0006]该目的是用根据权利要求1所述的半导体器件和根据权利要求7所述的制造半导体器件的方法实现的。实施例和变型来自从属权利要求。
[0007]该半导体器件包括:具有主表面的半导体衬底;在主表面处被布置在衬底中的传感器;布置在传感器上方的滤光器；以及在传感器外部穿透衬底的贯通衬底通路。在贯通衬底通路上方的主表面上方布置有框架层。框架层没有覆盖与框架层在同一水平面上的滤光器。
[0008]特别地，框架层可以是硅层。传感器可以是光学传感器，并且滤光器可以是光学滤光器，特别是干涉滤光器，其可以特别地被用作为紫外和/或红外截止滤光器、明视滤光器、滤色器、带通滤光器或其任意组合。
[0009]另一些实施例包括在主表面上的介电层，滤光器和框架层被布置在介电层上。
[0010]另一些实施例包括:布置在介电层中的金属层;金属层的在贯通衬底通路与框架层之间的接触区域;以及贯通衬底通路的接触接触区域的金属层。
[0011]另一些实施例包括布置在介电层中的钝化层。该钝化层包括与介电层不同的材料和在传感器与滤光器之间的开口。
[0012]制造半导体器件的方法包括:在半导体衬底的主表面处布置传感器;在传感器上方布置滤光器；以及在传感器外部形成穿透衬底的贯通衬底通路。在主表面上方施加半导体本体，并且接着在至少传感器上方的区域中部分地去除该半导体本体。半导体本体的一部分保留在贯通衬底通路上方。
[0013]在本方法的一个变型中，提供具有凹部的半导体本体，并且以凹部面向传感器的方式施加该半导体本体。从与衬底相对的侧使半导体本体变薄，直到达到凹部并且传感器上方的区域由此被露出为止。
[0014]在本方法的另一变型中，在施加半导体本体之前在传感器上方布置滤光器，并且以凹部面向传感器的方式施加半导体本体，使得滤光器被容纳在凹部中。
[0015]在本方法的另一变型中，在已经部分地去除半导体本体之后在传感器上方布置滤光器。
[0016]在本方法的另一变型中，在施加半导体本体之后并且在部分地去除半导体本体之前施加掩模。掩模在传感器上方的区域中是开口的，并且被用于通过蚀刻来部分地去除半导体本体，保留在贯通衬底通路上方的部分被掩模覆盖。
[0017]在本方法的另一变型中，在半导体本体的保留在贯通衬底通路上方的部分上施加牺牲层，在牺牲层和传感器上方的区域上施加滤光器层，并且将牺牲层与滤光器层的一部分一起去除，以便滤光器层的剩余部分形成滤光器。
[0018]下面是结合附图对半导体器件和制造方法的示例的详细描述。
[0019]图1是该半导体器件的一个实施例的截面图。
[0020]图2是该半导体器件的另一实施例的截面图。
[0021]图3是该制造方法的一个变型的中间产品的截面图。
[0022]图4是在形成贯通衬底通路之后根据图3的截面图。
[0023]图5是该制造方法的另一变型的中间产品的截面图。
[0024]图6是在形成贯通衬底通路之后根据图5的截面图。
[0025]图7是在形成框架层之后根据图6的截面图。
[0026]图8是在施加滤光器层之后根据图7的截面图。
[0027]图9是根据图6的用于该制造方法的另一变型的截面图。
[0028]图10是在施加掩模以形成框架层之后根据图9的截面图。
[0029]图1是该半导体器件的一个实施例的截面图。包括主表面1和与主表面10相对的背侧11的半导体衬底I被贯通衬底通路4穿透，贯通衬底通路4将被布置在主表面10上方的金属层12的接触区域16与被布置在通孔14中和背侧11上的金属层15的接触焊垫17电连接。传感器2，特别是光学传感器如光探测器被布置在衬底I中、主表面10上。滤光器3被布置在主表面10上方和传感器2上方。滤光器3可以通过单个层或通过包括具有不同材料的两个或更多个层的层序列来形成。层序列特别地可以被设置为干涉滤光器。
[0030]衬底I还可以包括集成电路，特别是用于对传感器2进行操作和/或用于对传感器2所执行的测量进行评估的集成电路，传感器2例如是CMOS电路。金属层12可以是集成电路的布线的一部分，并且可以被集成到介电层6、7中，介电层6、7可以是例如二氧化硅并且用作为金属间电介质。可以通过竖直互连部13将布线的结构化的金属层互连，竖直互连部13可以由例如金属塞形成。
[0031]可以在布线的金属层12上方，特别是在金属间介电层6与介电层7的上部之间布置包括与介电层6、7的介电材料不同的材料的钝化层9。如果介电层6、7是氧化硅，则钝化层9可以是例如氮化硅。钝化层9优选地在传感器2上方被设置有开口 20，以防止入射辐射被钝化层9的材料负面地影响。特别地，由此可以避免取决于波长并且可以由钝化层9的材料造成的入射光的强度的变化。
[0032]在介电层6、7上、相对于滤光器3为横向的位置中布置有可以是例如硅的框架层5。在滤光器3与框架层5之间可以存在小的间隙。这在图1中示出。框架层5可以包围滤光器3，但是不一定如此。或者，框架层5可以被限制于贯通衬底通路4上方的区域。由此，可以通过框架层5来增强由介电层6、7和包括接触区域16的金属层12在贯通衬底通路4的底部处形成的薄膜。
[0033]在背侧11上，可以设置另一介电层8以使贯通衬底通路4的金属层15与衬底I的半导体材料绝缘。可以设置可以包括例如氧化硅和/或氮化硅的钝化层19以覆盖背侧11。钝化层19在接触焊垫17上方是开口的，此处可以布置焊球18或类似触点用于外部电连接。通孔14的没有被金属层15填充的容积可以被保留为空余的，或者可以用另一导电材料和/或用介电材料、特别是钝化层19的材料来填充。
[0034]图2是该半导体器件的另一实施例的截面图。根据图2的实施例的与根据图1的实施例的对应元件类似的元件被相同的附图标记表示。根据图2的实施例不包括滤光器3与框架层5之间的间隙。另外，滤光器3和框架层5被布置在由介电层6、7的上表面形成的同一平面上。
[0035]下面将结合示出中间产品的截面的图3至图10来描述制造该半导体器件的方法。与根据图1和图2的实施例的对应元件类似的元件被相同的附图标记表示。
[0036]图3示出了半导体衬底I的截面，该半导体衬底I可以是在对例如集成电路进行处理之后的阶段的CMOS晶片。在所期望的芯片级封装件中，CMOS晶片被设置有多个传感器2和附属集成电路，各个传感器2和附属集成电路被设置用于单个半导体芯片。制造相应的多个贯通衬底通路用于端子的电连接。将通过示例的方式结合一个传感器2、一个附属滤光器3以及贯通衬底通路4来描述制造过程。
[0037]可以在布线的介电层6上设置可以包括例如氮化硅的钝化层9。这样的钝化层9优选地在传感器2上方是开口的，特别地是例如通过掩模等离子体蚀刻。可以在钝化层9上沉积可以是例如氧化硅的额外的介电层7。接着优选地通过CMP(化学机械抛光)对表面进行平坦化，使得其水平面在衬底I上方的空间变化可以仅发生在至多1nm的足够小的范围内。
[0038]将可以由例如结构化的干涉滤光器层形成的滤光器3施加在传感器2的区域上方的平坦化表面上。特别地，可以通过以下方式来制造滤光器3:形成可以是例如抗蚀剂的经图案化的剥离掩模，接着对适合的滤光器层进行溅射或蒸镀，并且随后执行湿法化学剥离步骤以去除剥离掩模，并且与该掩模一起去除滤光器层的被施加在剥离掩模上的部分。或者，可以通过在平坦化表面上施加整个层或层序列，并且从传感器2上方的区域外部的区域中去除滤光器层或层序列来形成滤光器层3。如果对滤光器层或层序列进行蚀刻，则可以在上介电层7中、滤光器3的边缘处形成图3中所示的台阶27。台阶27不对器件的性能产生负面影响。如果钝化层9被设置有适合的开口 20，则在传感器2与滤光器3之间仅存在介电层6、7的材料。
[0039]图4是根据图3的用于在介电层6、7的上表面上施加半导体本体24之后获得的另一中间产品的截面图。半导体本体24可以是例如硅。在本方法的该变型中，半导体本体24包括可以例如通过对半导体本体24的表面进行蚀刻形成的凹部22。半导体本体24被布置成凹部22面向传感器2，以便滤光器3被容纳在凹部22中。半导体本体24特别地可以是被键合至包括传感器2的CMOS晶片或衬底I的结构化的处理晶片，并且可以通过对两个晶片的表面上的结构化图案进行光学对准来便利布置。介电层6、7可以用作为键合层。CMOS晶片的直径优选地比处理晶片的直径小约0.5mm，以确保在随后的处理步骤期间CMOS晶片的边缘不被损坏。半导体本体24可以具有例如通常约725μπι的厚度。凹部22可以具有例如通常约40μπι的深度。
[0040]优选地通过研磨和抛光将CMOS晶片从背侧11变薄至200μπι或更小的厚度。半导体本体24用作为处理晶片并且在随后的贯通衬底通路4的制造期间提高变薄的衬底I的机械稳定性。
[0041]用于制造贯通衬底通路4的适合的过程开始于在背侧11上形成结构以帮助与已存在于主表面10处的结构对准。根据这些结构，从背侧11执行经掩模的蚀刻步骤，以制造穿透衬底I的通孔14。例如，可以通过沉积介电材料，通过对半导体材料的表面进行氧化，或者通过绝缘注入到半导体材料中来形成介电层8。特别地，可以沉积覆盖通孔14的侧壁的氧化硅，并且随后执行的各向异性间隔物蚀刻步骤可以使在通孔14的底部处的接触区域16暴露同时使通孔14的侧壁涂覆有氧化物。
[0042]接着，在通孔14的侧壁上沉积可以包括例如氮化钛或氮化钽的阻挡层，并且在阻挡层上沉积可以是例如钨的金属层。接着对钨层进行各向异性蚀刻，以便通孔14的侧壁保留覆盖有钨。接着在背侧11上对适合的金属(例如，铝)进行溅射。钨层和铝层交叠的区域确保钨层与铝层之间的低欧姆连接。由此，制造出了金属层15，其包括位于通孔14中的部分和位于背侧11上的部分。或者，可以由被沉积在通孔14内部和外部二者的一整个层来形成金属层15。金属层15优选地被结构化在背侧11上，以便提供接触焊垫17。
[0043]可以使用导电材料(例如，铜)或使用电介质来填充通孔14的剩余容积。可以在接触焊垫17上方施加可以包括氧化硅和/或氮化硅的钝化层19，并且使钝化层19在接触焊垫17上方开口。在图4所示的实施例中，钝化层19也被施加在通孔14内部的金属层15上。通常可以根据以上引用的现有技术来执行形成贯通衬底通路4的处理步骤。
[0044]在形成贯通衬底通路4并且将金属层15结构化在背侧11上之后，从与衬底I相对的侧研磨半导体本体24。如果在背侧11上方特别是在钝化层19上层叠研磨箔，则可以便利该处理步骤。这样的箔的使用本身是已知的，并且箔在图4中未示出。将半导体本体24变薄至少直到达到凹部22为止，并且由此在不损坏滤光器3的情况下使半导体本体24是开口的。半导体本体24的剩余厚度可以例如通常为约20μπι。通过水平虚线在图3中指示变薄的半导体本体24的上表面的位置。
[0045]半导体本体24的剩余部分形成框架层5，其覆盖并且增强包括贯通衬底通路4的底部的器件区域。由此可靠地防止了形成由保留在贯通衬底通路4上方的层形成的薄膜中的裂纹。在接触焊垫17上施加焊球之后，获得根据图1的实施例。
[0046]在本方法的另一变型中，在施加半导体本体24之前不形成滤光器。图5是根据图3的截面图，其表示在CMOS处理结束时的处理阶段。对应的元件用相同的附图标记表示。在图5中示出的中间产品中，平面上介电层7还未被设置任何滤光器层。
[0047]图6是根据图5的用于在施加半导体本体24之后获得的另一中间产品的截面图，该半导体本体24包括在介电层6、7的上表面上的凹部22。半导体本体24可以是例如硅。作为上述方法的变型，半导体本体24被布置成凹部22面向传感器2。半导体本体24特别地可以是键合至CMOS晶片的结构化的处理晶片，并且介电层6、7可以用作为键合层。CMOS晶片的直径优选地比处理晶片的直径小约0.5mm，以确保在随后处理步骤中CMOS晶片的边缘不被损坏。半导体本体24可以具有通常为约725μπι的厚度，并且凹部22可以具有例如通常为约40μπι的深度。接着可以如上所述进行衬底I的变薄和贯通衬底通路4的形成。接着从与衬底I相对的侧研磨半导体本体24，至少直到达到凹部22并且凹部22开口为止。通过水平虚线在图6中指示变薄的半导体本体24的上表面的位置。半导体本体24的剩余部分形成框架层5。
[0048]图7是根据图6的用于另一中间产品的截面图，所述中间产品是从与衬底I相对的侧使半导体本体24变薄直到凹部22开口并且介电层7的在传感器2上方的区域露出为止之后获得的。框架层5覆盖贯通衬底通路4的区域。
[0049]图8是在框架层5上施加牺牲层21之后的根据图7的截面图。牺牲层21可以是例如干膜抗蚀剂。牺牲层21优选地被限制于框架层5的表面，但是牺牲层21进入到传感器2上方的框架层5的开口中的小的交叠没有损害。接着特别地通过例如溅射来施加整个滤光器层或滤光器层序列23。由于由框架层5中的开口的边界形成的台阶，和通过溅射工艺获得的边缘覆盖率的严格的一致性，所以滤光器层或滤光器层序列23可能不能完美地覆盖存在于框架层5中的开口的边界。在后续步骤中，通过剥离工艺，特别地通过湿法化学剥离工艺来去除牺牲层21和滤光器层或滤光器层序列23的被施加在牺牲层21上的部分。滤光器层或滤光器层序列23的剩余部分在传感器2上方形成滤光器3。在接触焊垫17上施加焊球之后，获得根据图2的实施例。
[0050]图9是根据图6的用于使用没有凹部的半导体本体25的制造方法的另一变型的截面图。半导体本体25可以是例如未被结构化的处理晶片。在形成贯通衬底通路4之后，将衬底I的背侧11暂时地键合至处理晶片26。为此目的，如图9所示，可以使用钝化层19作为键合层，或者可以施加例如专用的氧化硅键合层。将半导体本体25研磨并且抛光至如上所述的通常约20μπι的厚度。通过水平虚线在图9中指示变薄的半导体本体25的上表面的位置。
[0051]图10是在已经使半导体本体25变薄之后的根据图9的截面图。在半导体本体25的剩余部分的表面上施加在传感器2上方的区域中开口的掩模28。掩模28可以是可以通过例如红外对准步骤进行图案化的抗蚀剂。接着使用掩模28通过蚀刻，特别是通过对介电层6、7的材料(其可以是例如氧化硅)具有高度选择性的干法化学蚀刻步骤来部分地去除半导体本体25。半导体本体25的被掩模28覆盖的部分保留为框架层5，并且覆盖至少贯通衬底通路4上方的区域。去除掩模28，以便获得与图7所示的中间产品类似的中间产品。接着结合图8根据上述方法步骤通过另一些方法步骤来形成滤光器3。去除处理晶片26，并且由此获得根据图2的实施例。
[0052]可以类似地应用于所有所述实施例的另一些方法步骤可以包括通过无电沉积用镍和金来涂覆接触焊垫27以形成凸点下金属化层，并且使用随后发生的热回流将焊球18附接至凸点下金属化层。可以使用例如双切割工艺来将晶片锯成单个芯片。在不提供衬底I的情况下，首先从主表面10、CM0S侧来锯晶片，并且接着将晶片从背侧11完全切掉。
[0053]施加所述框架层5提供了包括由贯通衬底通路形成的互连部的特别是用于光学应用的高可靠性的芯片级封装件。制造半导体器件的方法与标准CMOS工艺兼容。利用该方法，可以制造非常薄的芯片级封装件，其高度通常小于约270μπι，因此基本上小于根据现有技术的用于光学应用的半导体器件的高度。这提供了系统集成，特别是对于消费产品方面的相当大的优点。基本上提高了形成在贯通衬底通路的底部处的膜的可靠性和机械稳定性。
[0054]附图标记列表
[0055]I半导体衬底
[0056]2传感器
[0057]3滤光器
[0058]4贯通衬底通路
[0059]5框架层
[0060]6介电层[0061 ]7介电层
[0062]8介电层
[0063]9钝化层
[0064]10主表面
[0065]11 背侧
[0066]12金属层
[0067]13互连部
[0068]14 通孔
[0069]15金属层
[0070]16接触区域
[0071]17接触焊垫
[0072]18 焊球
[0073]19钝化层
[0074]20 开口
[0075]21牺牲层
[0076]22 凹部
[0077]23滤光器层
[0078]24具有凹部的半导体本体
[0079]25没有凹部的半导体本体
[0080]26处理晶片[0081 ]27 台阶
[0082]28 掩模
【主权项】
1.一种半导体器件，包括: -半导体衬底(I)，其具有主表面(10); -传感器(2)，其在所述主表面(10)处被布置在所述衬底(I)中； -滤光器(3)，其被布置在所述传感器(2)上方；以及 -贯通衬底通路(4)，其在所述传感器(2)外部穿透所述衬底(I)，所述半导体器件的特征在于 -在所述贯通衬底通路(4)上方的所述主表面(10)上方布置有框架层(5)， -所述框架层(5)没有覆盖所述滤光器(3)，并且 -所述滤光器(3)与所述框架层(5)在同一水平面上。2.根据权利要求1所述的半导体器件，其中所述框架层(5)是硅层。3.根据权利要求1或2所述的半导体器件，还包括: 在所述主表面(1)上的介电层(6，7)，所述滤光器(3)和所述框架层(5)被布置在所述介电层(6，7)上。4.根据权利要求3所述的半导体器件，还包括: 金属层(12)，其被布置在所述介电层(6，7)中；所述金属层(12)的在所述贯通衬底通路(4)与所述框架层(5)之间的接触区域(16);以及 所述贯通衬底通路(4)的接触所述接触区域(16)的金属层(15)。5.根据权利要求3或4所述的半导体器件，还包括: 布置在所述介电层(6，7)中的钝化层(9)，所述钝化层(9)包括与所述介电层(6，7)不同的材料，并且所述钝化层(9)包括在所述传感器(2)与所述滤光器(3)之间的开口(20)。6.根据权利要求1至5中的一项所述的半导体器件，其中所述传感器(2)是光学传感器并且所述滤光器(3)是光学滤光器。7.一种制造半导体器件的方法，所述方法包括: -在半导体衬底(I)的主表面(1)处布置传感器(2); -在所述传感器(2)上方布置滤光器(3);以及 -在所述传感器(2)外部形成穿透所述衬底(I)的贯通衬底通路(4)， 所述方法的特征在于 -在所述主表面(10)上方施加有半导体本体(24，25)，并且 -所述半导体本体(24，25)在至少所述传感器(2)上方的区域中被部分地去除，所述半导体本体(24，25)的部分(5)保留在所述贯通衬底通路(4)上方。8.根据权利要求7所述的方法，还包括: -提供具有凹部(22)的所述半导体本体(24); -以所述凹部(22)面向所述传感器(2)的方式来施加所述半导体本体(24);以及-从与所述衬底(I)相对的侧使所述半导体本体(24)变薄，直到达到所述凹部(22)并且所述传感器(2)上方的区域被露出为止。9.根据权利要求8所述的方法，还包括: -在施加所述半导体本体(24)之前在所述传感器(2)上方布置所述滤光器(3);以及 -以所述凹部(22)面向所述传感器(2)的方式来施加所述半导体本体(24)，使得所述滤光器(3)被容纳在所述凹部(22)中。10.根据权利要求7所述的方法，其中，在部分地去除所述半导体本体(24，25)之后，在所述传感器(2)上方布置所述滤光器(3)。11.根据权利要求10所述的方法，还包括: -在施加所述半导体本体(25)之后并且在部分地去除所述半导体本体(25)之前，施加在所述传感器(2)上方的区域中开口的掩模(28);以及 -使用所述掩模(28)通过蚀刻来部分地去除所述半导体本体(25)，保留在所述贯通衬底通路(4)上方的所述部分(5)被所述掩模(28)覆盖。12.根据权利要求10或11所述的方法，还包括: -在所述半导体本体(25)的保留在所述贯通衬底通路(4)上方的所述部分(5)上施加牺牲层(21); -在所述牺牲层(21)和所述传感器(2)上方的区域上施加滤光器层(23);以及-将所述牺牲层(21)与所述滤光器层(23)的一部分一起去除，所述滤光器层(23)的剩余部分形成所述滤光器(3)。
【文档编号】H01L31/0203GK105900247SQ201580004240
【公开日】2016年8月24日
【申请日】2015年1月14日
【发明人】胡贝特·埃尼赫尔迈尔, 弗朗茨·施兰克
【申请人】ams有限公司