半导体装置及半导体模块的制作方法
【专利摘要】本发明的实施方式提供一种能提高可靠性的压接型半导体装置及半导体模块。实施方式的半导体装置包括：壳体，具有脆弱部；多个半导体元件，配置在壳体的内侧，且于第一面具有第一电极，在与第一面相反侧的第二面具有第二电极；第一电极块，设置在第一面侧，且与第一电极电连接；以及第二电极块，设置在第二面侧，且与第二电极电连接；且壳体、第一电极块及第二电极块构成封闭空间，脆弱部与封闭空间对向。
【专利说明】半导体装置及半导体模块
[0001][相关申请案]
[0002]本申请案享有以日本专利申请案2015-34539号(申请日:2015年2月24日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
[0003]本发明的实施方式涉及一种半导体装置及半导体模块。
【背景技术】
[0004]压接型半导体装置具备如下构造:绝缘性壳体内部的半导体元件由上下的电极块夹持，而被气密密封。通过从外部对上下的电极块施加按压力而保持内部的电接触。而且，压接型半导体装置实现了双面散热所引起的功率密度提升、及高电压、大电流下的高可靠性。
[0005]压接型半导体装置即使内部的半导体元件破坏，也在半导体装置本身不破损的情况下短路。因此，具有如下优势:通过将压接型半导体装置串联连接而使用，即使在半导体元件破坏后，也不会立即使系统停止而能运行等，容易进行冗余设计。
[0006]但是，有如下担忧:如果破坏的半导体元件持续过载状态，便会因显著的温度上升而产生半导体元件的熔融，内部压力上升而导致爆炸。有如下担忧:如果产生爆炸，半导体装置的单片会飞散，损伤半导体装置周边的电路或冷却装置而导致系统无法运行。
【发明内容】
[0007]本发明要解决的问题在于提供一种能提高可靠性的压接型半导体装置。
[0008]实施方式的半导体装置具备:壳体，具有脆弱部；多个半导体元件，配置在所述壳体的内侧，且在第一面具有第一电极，在与第一面相反侧的第二面具有第二电极；第一电极块，设置在所述第一面侧，且与所述第一电极电连接；以及第二电极块，设置在所述第二面侧，且与所述第二电极电连接；且所述壳体、所述第一电极块及所述第二电极块构成封闭空间，所述脆弱部与所述封闭空间对向。
【附图说明】
[0009]图1(a)?(C)是第一实施方式的半导体装置的示意图。
[0010]图2(a)及(b)是第二实施方式的半导体装置的示意图。
[0011]图3是第三实施方式的半导体装置的示意剖视图。
[0012]图4是第四实施方式的外壳的示意图。
[0013]图5是第五实施方式的半导体模块的示意侧视图。
【具体实施方式】
[0014]以下，一边参照附图一边对本发明的实施方式进行说明。另外，在以下的说明中，对相同部件等标注相同符号，且对于已说明过一次的部件等适当省略其说明。
[0015](第一实施方式)
[0016]本实施方式的半导体装置具备:壳体，具有脆弱部；多个半导体元件，配置在壳体的内侧，且在第一面具有第一电极，在与第一面相反侧的第二面具有第二电极；第一电极块，设置在第一面侧，且与第一电极电连接；以及第二电极块，设置在第二面侧，且与第二电极电连接。而且，壳体、第一电极块及第二电极块构成封闭空间，脆弱部与封闭空间对向。
[0017]图1是本实施方式的半导体装置的示意图。图1(a)为示意剖视图，图1(b)为示意侧视图，图1(c)为半导体元件的示意剖视图。图1(b)是从图1(a)中的白箭头方向观察半导体装置时的侧视图。本实施方式的半导体装置100为压接型半导体装置。
[0018]本实施方式的半导体装置100将多个半导体元件10配置在内部。如图1(c)所示，半导体元件10在第一面具备第一电极10a，在与第一面相反侧的第二面具备第二电极10b。第一电极1a与第二电极1b之间为半导体元件区域10c。
[0019]半导体元件10 例如为使用娃(Si)的 IEGT(Inject1n Enhanced GateTransistor,电子注入增强栅晶体管)。IEGT为具备电子注入促进效果的IGBT (InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管)。第一电极1a例如为发射电极。第二电极1b例如为集电极。半导体元件10具备未图示的栅极电极。
[0020]另外，半导体元件10只要是上下具备电极的器件便无特别限定，例如，可为FRD (Fast Recovery D1de，速复二极管)等二极管。而且，也可为 MOSFET (Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。而且，例如也可将IEGT与FRD混载。进而，并不限于硅，也可为使用碳化硅(SiC)的器件。
[0021]半导体元件10配置在绝缘性壳体(以下，也称为外壳)12的内侧。绝缘性外壳12例如为圆筒形，且由陶瓷形成。外壳12例如具备用以保持第一电极1a与第二电极1b的绝缘性(沿面距离)的突起部12a。
[0022]外壳12例如为氧化铝。除氧化铝以外，例如也能使用氮化硅、氧化锆、氮化铝等。
[0023]在外壳12的内壁例如设置着缓冲材15。缓冲材15例如为硅制橡胶。
[0024]多个半导体元件10由树脂框架14所支撑。树脂框架14具备确保半导体终止区域的绝缘距离且将多个半导体元件10对准的功能。
[0025]而且，在半导体元件10的第一面侧设置热补偿板16a，在第二面侧设置热补偿板16b。于热补偿板16a、热补偿板16b中应用热膨胀系数与半导体元件10接近的材料。例如，在半导体元件10为硅的情况下，将热膨胀系数与硅接近的钼作为材料应用。
[0026]在半导体元件10的第一面侧设置第一电极块18。而且，在半导体元件10的第二面侧设置第二电极块20。第一电极块18及第二电极块20为圆形。
[0027]第一电极块18与热补偿板16a接触而设置。第二电极块20与热补偿板16b接触而设置。第一电极块18及第二电极块20由金属、例如铜所形成。
[0028]第一电极块18与外壳12由第一边缘22连接。第一边缘22由金属、例如铁镍合金所形成。
[0029]第一电极块18与第一边缘22例如通过熔焊而连接。而且，第一边缘22与外壳12例如通过钎焊而连接。
[0030]第二电极块20与外壳12由第二边缘24连接。第二边缘24由金属、例如铁镍合金所形成。
[0031]第二电极块20与第二边缘24例如通过熔焊而连接。而且，第二边缘24与外壳12例如通过钎焊而连接。
[0032]收容半导体元件10的半导体装置的内部被外壳12、第一电极块18、第二电极块20、第一边缘22、第二边缘24气密密封。S卩，由外壳(壳体)12、第一电极块18及第二电极块20形成封闭空间。在半导体装置的内部填充惰性气体、例如氮气。通过填充惰性气体，防止内部的半导体元件10、热补偿板16a、热补偿板16b等被氧化。
[0033]第一边缘22、第二边缘24例如为板状的金属且具备强度适度的弹簧特性。因此，当从半导体装置的外部对第一电极块18及第二电极块20施加按压力时，半导体元件10、热补偿板16a、热补偿板16b、第一电极块18、第二电极块20相互密接而保持良好的电接触。由此，第一电极块18与第一电极1a电导通，第二电极块20与第二电极1b电导通。
[0034]外壳12具备作为对压力的耐性局部地低的区域的脆弱部30。该脆弱部30与由外壳(壳体)12、第一电极块18及第二电极块20所形成的封闭空间对向。如图1(a)所示，脆弱部30为设置在外壳12的孔30a、及将孔30a堵塞的塞子30b。利用塞子30b保持外壳12内部的气密性。
[0035]塞子30b的材质例如为树脂。塞子30b的材质例如为特富龙(注册商标)。
[0036]另外，脆弱部30也可在外壳12设置多处。
[0037]接下来，对本实施方式的半导体装置100的作用、效果进行说明。
[0038]例如，有如下担忧:在对半导体元件10施加过电流而破坏并短路之后，当过载状态持续时，会因显著的温度上升而产生半导体元件10的熔融，导致半导体装置100爆炸。当产生爆炸时，外壳12等破损而导致半导体装置100的单片飞散。有如下担忧:因飞散的单片导致半导体装置周边的电路或冷却装置等损伤，组入有半导体装置的系统变得无法运行。
[0039]根据本实施方式，勉强在外壳12设置对压力或温度的耐性局部地低的脆弱部30。由此，例如在内部的压力或温度上升的情况下，在半导体装置100爆炸之前，脆弱部30破坏。
[0040]具体来说，例如，在内部的压力上升的情况下，通过使塞子30b从孔30a脱离而释放内部的压力，从而防止半导体装置100的爆炸。而且，例如，在内部的温度上升的情况下，塞子30b熔融或软化，由此，孔30a导通，释放内部的压力而防止半导体装置100的爆炸。由此，抑制半导体装置的单片飞散而损伤半导体装置周边的电路或冷却装置等的情况。
[0041]而且，通过设置脆弱部30，能预测因半导体元件10的破坏所引起的半导体装置100的破坏部位。因此，即使存在因半导体元件10破坏导致半导体装置100的单片飞散的情况，也能通过预先进行在脆弱部30附近不配置容易受到损伤的电路或零件等的系统设计而将系统的二次损伤防止于未然。
[0042]而且，利用缓冲材15，即使在产生半导体元件10的破坏的情况下，也能减轻对外壳12的损害。
[0043]以上，根据本实施方式，实现抑制爆炸的产生且具备高可靠性的压接型半导体装置100。而且，实现即使假设产生爆炸也将系统的二次的损伤防止于未然的半导体装置100。
[0044]另外，理想的是脆弱部30具备常温时的外壳12内部的压力的2倍以上且10倍以下的耐性。如果低于所述范围，便会有脆弱部30在半导体元件10未破坏的状态下破坏的担忧。如果高于所述范围，便会有在脆弱部30破坏前产生半导体装置100的爆炸的担忧。
[0045]而且，构成脆弱部30的孔30a的形状并不限于圆形，也可为三角形、四角形等其他形状。
[0046](第二实施方式)
[0047]本实施方式的半导体装置除脆弱部为壳体的膜厚局部地薄的部分以外，与第一实施方式相同。因此，对于与第一实施方式重复的内容省略记述。
[0048]图2是本实施方式的半导体装置的示意图。图2(a)是示意剖视图，图2(b)是示意侧视图。图2(b)是从图2(a)中的白箭头方向观察时的侧视图。本实施方式的半导体装置200为压接型半导体装置。
[0049]在脆弱部30中，外壳12的膜厚局部地变薄。因此，比外壳12的其他部位更容易产生破坏。
[0050]根据本实施方式，与第一实施方式同样地实现抑制爆炸的产生且具备高可靠性的压接型半导体装置200。而且，实现即使假设产生爆炸也将系统的二次的损伤防止于未然的半导体装置200。
[0051](第三实施方式)
[0052]本实施方式的半导体装置除在壳体的外周部设置树脂的涂布层以外，与第一实施方式相同。因此，对于与第一实施方式重复的内容省略记述。
[0053]图3是本实施方式的半导体装置的示意剖视图。本实施方式的半导体装置300为压接型半导体装置。
[0054]在外壳12的外周部设置着树脂的涂布层32。树脂的涂布层32例如为FRP (FiberReinforced Plastics，纤维强化塑料)。
[0055]根据本实施方式，与第一实施方式同样地实现抑制爆炸的产生且具备高可靠性的压接型半导体装置300。而且，实现即使假设产生爆炸也将系统的二次的损伤防止于未然的半导体装置300。进而，通过设置树脂的涂布层32，即使在外壳12破坏的情况下，也能抑制半导体装置300的单片等的飞散。
[0056](第四实施方式)
[0057]本实施方式的半导体装置除壳体内具备金属制的网以外，与第一实施方式相同。因此，对于与第一实施方式重复的内容省略记述。
[0058]图4是本实施方式的半导体装置的外壳的示意图。
[0059]本实施方式的半导体装置在外壳12的内部具备金属制的网34。例如在通过烧结而制造外壳12的情况下，金属制的网34是形成在外壳12内。
[0060]以上，根据本实施方式，与第一实施方式同样地实现抑制爆炸的产生且具备高可靠性的压接型半导体装置。而且，实现即使假设产生爆炸也将系统的二次的损伤防止于未然的半导体装置。进而，通过具备金属制的网34，脆弱部30以外的部分的破坏强度提高，半导体装置的可靠性进一步提升。
[0061](第五实施方式)
[0062]本实施方式的半导体模块具备多个半导体装置，这些半导体装置具有:壳体，具有脆弱部；多个半导体元件，配置在壳体的内侧，且在第一面具有第一电极，在与第一面相反侧的第二面具有第二电极；第一电极块，设置在第一面侧，且与第一电极电连接；以及第二电极块，设置在第二面侧，且与第二电极电连接；且壳体、第一电极块及第二电极块构成封闭空间，脆弱部与该封闭空间对向。而且，以使各个脆弱部的位置沿一方向对齐的方式串联连接。
[0063]图5是本实施方式的半导体模块的示意侧视图。本实施方式的半导体模块是将四个第一实施方式的半导体装置100串联连接。
[0064]如图5所示，将四个半导体装置100以各自的脆弱部30的位置沿同一方向连接。四个半导体装置100例如由未图示的支撑框架以彼此的电极被压接的方式固定。
[0065]在本实施方式的半导体模块中，通过使脆弱部30的位置一致，即使任一半导体装置100遭到破坏，也能限定产生破坏的影响的方向。
[0066]因此，通过预先进行在存在脆弱部30的方向不配置容易受到损伤的电路或零件等的系统设计，能将系统的二次的损伤防止于未然。
[0067]另外，所连接的半导体装置100的数量并不限定于四个，例如也可为两个、三个或五个以上。
[0068]对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例进行提示，并不意图限定发明的范围。这些新颖的实施方式能以其他各种形态实施，能在不脱离发明主旨的范围内进行各种省略、替换、变更。例如，也可将一实施方式的构成要素替换或变更为其他实施方式的构成要素。这些实施方式或其变化包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其均等的范围内。
[0069][符号的说明]
[0070]10半导体元件
[0071]1a第一电极
[0072]1b第二电极
[0073]12壳体
[0074]18第一电极块
[0075]20第二电极块
[0076]30脆弱部
[0077]30a孔
[0078]30b塞子
【主权项】
1.一种半导体装置，其特征在于具备: 壳体，具有脆弱部； 多个半导体元件，配置在所述壳体的内侧，且在第一面具有第一电极，在与第一面相反侧的第二面具有第二电极； 第一电极块，设置在所述第一面侧，且与所述第一电极电连接；以及 第二电极块，设置在所述第二面侧，且与所述第二电极电连接；並且 所述壳体、所述第一电极块及所述第二电极块构成封闭空间，所述脆弱部与所述封闭空间对向。2.根据权利要求1所述的半导体装置，其特征在于所述脆弱部为设置在所述壳体的孔、以及将所述孔堵塞的塞子。3.根据权利要求2所述的半导体装置，其特征在于所述塞子为树脂。4.根据权利要求1所述的半导体装置，其特征在于所述脆弱部为所述壳体的膜厚局部较薄的部分。5.一种半导体模块，其特征在于具备多个半导体装置，这些半导体装置具备:壳体，具有脆弱部；多个半导体元件，配置在所述壳体的内侧，且在第一面具有第一电极，在与第一面相反侧的第二面具有第二电极；第一电极块，设置在所述第一面侧，且与所述第一电极电连接；以及第二电极块，设置在所述第二面侧，且与所述第二电极电连接；所述壳体、所述第一电极块及所述第二电极块构成封闭空间，所述脆弱部与所述封闭空间对向；並且 以使各个脆弱部的位置沿一方向对齐的方式串联连接。
【文档编号】H01L21/50GK105914152SQ201510555756
【公开日】2016年8月31日
【申请日】2015年9月2日
【发明人】桑原芳光
【申请人】株式会社东芝