晶体管、其制造方法、阵列基板、显示面板及显示装置的制造方法
【专利摘要】本发明的实施方式提供晶体管及其制造方法、阵列基板、显示面板以及显示装置。根据一个实施方式的晶体管，包括：有源层，其包括三维纳米复合材料，所述三维纳米复合材料包括半导体材料和位于所述半导体材料中的多个纳米柱；和分别与所述有源层的源极接触区域和漏极接触区域接触的源极电极和漏极电极。
【专利说明】
晶体管、其制造方法、阵列基板、显示面板及显示装置
技术领域
[0001]本发明的实施方式涉及半导体领域，更具体地说，涉及晶体管及其制造方法、阵列基板、显示面板以及显示装置。
【背景技术】
[0002]现有的晶体管，例如薄膜晶体管(TFT)中，当金属和半导体材料相互接触时，由于两种材料具有不同的功函数，电子将会从低功函数的一边流向另一边，直到费米能级相平衡，并在界面处形成欧姆接触或者肖特基接触。
[0003 ]肖特基接触的电阻会限制器件的频率响应，且电阻的充电与放电会造成额外的能量消耗。而欧姆接触既不产生明显的附加阻抗，也不会使半导体内部的平衡载流子浓度发生显著的改变，是TFT器件中的理想接触方式。
[0004]通常实现欧姆接触有两种方式:
[0005](I)降低金属与半导体间的势皇高度；
[0006](2)对半导体进行高浓度掺杂。
[0007]目前，实际生产中主要是通过在半导体表面掺杂高浓度杂质，确保界面的欧姆接触，例如LTPS-TFT中采用栅极作为掩膜对p-Si层进行离子注入，形成N+的源区和漏区。
[0008]但表面重掺杂过程复杂，工艺步骤繁多，需要多次蚀刻和沉积处理，影响产品良率和成本，而且重掺杂还容易使晶体管发生穿通或短路，导致关态电流偏大，使得TFT关态时液晶像素上的电荷难以维持，影响器件的显示质量。
【发明内容】
[0009]为了解决现有技术中存在的上述问题，本发明的实施方式致力于降低金属-半导体接触的电阻，具体地提供了以下技术方案。
[0010][I]一种晶体管，包括:
[0011]有源层，其包括三维纳米复合材料，所述三维纳米复合材料包括半导体材料和位于所述半导体材料中的多个纳米柱;和
[0012]分别与所述有源层的源极接触区域和漏极接触区域接触的源极电极和漏极电极。
[0013]上述方案[I]的晶体管中，利用三维纳米复合材料作为有源层的材料，三维纳米复合材料具有极大的表面-体积比，从而使得载流子的注入不局限在金属-半导体接触面，还能通过纳米柱与半导体材料的界面，对有源层内部进行载流子注入，极大地增加了载流子注入面积，降低了金属-半导体接触的电阻，降低了晶体管的阈值电压，提高了晶体管的性會K。
[0014][2]根据技术方案[I]所述的晶体管，其中，所述纳米柱在与所述有源层垂直的方向上延伸并包括钙钛矿导电材料。
[0015][3]根据技术方案[2]所述的晶体管，其中，所述钙钛矿导电材料包括LaNi03、SrRuO3、La0.B7Sr0.33Μη03、超导钇钡铜氧化物(YBCO)和超导镧锶钴氧化物(LSC0)中的至少一种。
[0016]上述方案[3]的晶体管中，钙钛矿导电材料具有较低的电阻和较高的功函数，能够降低金属-半导体接触的电阻，降低晶体管的阈值电压，提高晶体管的性能。另外，上述钙钛矿导电材料特别是LaN13材料中不含稀有或贵金属元素，也有效地降低了产品的成本。
[0017][4]根据技术方案[I]所述的晶体管，其中，所述半导体材料包括氧化铟锡锌(ITZO)、氧化铪铟锌(HIZO)、氧化锌(ZnO)和氧化铟镓锌(IGZO)中的至少一种。
[0018][5]根据技术方案[2]所述的晶体管，其中，所述半导体材料和所述钙钛矿导电材料的体积比为70: 30?90:10。
[0019]上述方案[5]的晶体管中，通过改变所述半导体材料和所述钙钛矿导电材料的体积比，能够改变半导体材料的载流子迀移率、载流子浓度以及电阻率，从而通过选择合适的体积比增强半导体材料的器件特性。
[0020][6]根据技术方案[2]所述的晶体管，其中，所述半导体材料为氧化锌，所述钙钛矿导电材料为LaN13，氧化锌和LaN13的体积比为70:30,80:20或者90:10。
[0021]上述方案[6]的晶体管中，利用氧化锌和LaN13自组装生长形成的三维纳米柱阵列结构作为TFT晶体管的有源层，ZnO与LaN13是边界清晰的分离相，通过LaN13相对高的功函数和高电导能力能够降低金属-半导体界面的接触电阻。
[0022][7]根据技术方案[I]所述的晶体管，其中，所述源极电极和漏极电极包括金属。
[0023][8]根据技术方案[7]所述的晶体管，其中，所述金属包括Mo、Au和Al中的至少一种。
[0024][9]根据技术方案[2]_[8]的任一方案所述的晶体管，其中，所述有源层的所述源极接触区域和漏极接触区域中钙钛矿导电材料所占的比例，高于所述有源层的其他区域中钙钛矿导电材料所占的比例。
[0025][10]根据技术方案[1]_[8]的任一方案所述的晶体管，其中，所述有源层的所述源极接触区域和漏极接触区域中所述纳米柱的数量，大于所述有源层的其他区域中所述纳米柱的数量。
[0026][11]根据技术方案[1]-[10]的任一方案所述的晶体管，还包括基板、栅极绝缘层和栅极，
[0027]所述基板为钙钛矿单晶基板或形成有钙钛矿缓冲层的基板。
[0028][12]根据技术方案[11]所述的晶体管，其中，所述基板包括(111)取向SiT13单晶基板，或缓冲层为SiT13的单晶硅基板。
[0029 ] [ 13 ] —种制造晶体管的方法，包括:
[0030]在基板上形成包括三维纳米复合材料的有源层，所述三维纳米复合材料包括半导体材料和位于所述半导体材料中的多个纳米柱;和
[0031]形成分别与所述有源层的源极接触区域和漏极接触区域接触的源极电极和漏极电极。
[0032]上述方案[13]的制造晶体管的方法中，利用三维纳米复合材料形成有源层，突破了现有的表面后掺杂工艺技术的限制，能够调节晶体管的载流子迀移率等性能。整个工艺使得三维纳米复合材料有源层的晶体管性能得到了有效的保证，同时简化了制造工艺，降低了成本。
[0033][14]根据技术方案[13]所述的方法，其中，所述纳米柱在与所述有源层垂直的方向上延伸并包括钙钛矿导电材料，
[0034]在基板上形成所述有源层的步骤包括:
[0035]在钙钛矿单晶基板或形成有钙钛矿缓冲层的基板上，利用钛矿导电材料的靶材和半导体材料的靶材进行沉积，形成所述三维纳米自组装复合材料。
[0036][15]根据技术方案[14]所述的方法，其中，所述钙钛矿导电材料包括LaNi03、SrRu03、LaQ.67SrQ.33Mn03、超导 YBCO 和超导 LSCO 中的至少一种。
[0037]上述方案[15]的方法中，钙钛矿导电材料具有较低的电阻和较高的功函数，能够降低金属-半导体接触的电阻，降低晶体管的阈值电压，提高晶体管的性能。另外，上述钙钛矿导电材料特别是LaN13材料中不含稀有或贵金属元素，也有效地降低了产品的成本。
[0038][16]根据技术方案[13]所述的方法，其中，所述半导体材料包括ΙΤΖ0、ΗΙΖ0、Ζη0和IGZO中的至少一种。
[0039][17]根据技术方案[13]所述的方法，其中，所述源极电极和漏极电极包括金属。
[0040][18]根据技术方案[17]所述的方法，其中，所述金属包括Mo、Au和Al中的至少一种。
[0041][19]根据技术方案[14]所述的方法，其中，在基板上形成所述有源层的步骤包括:利用脉冲激光沉积法沉积所述三维纳米自组装复合材料。
[0042][20]根据技术方案[19]所述的方法，其中，通过调节激光频率和沉积时间将所述半导体材料和所述钙钛矿导电材料的体积比调节为70: 30?90: 10。
[0043]上述方案[20]的方法中，通过改变所述半导体材料和所述钙钛矿导电材料的体积比，能够改变半导体材料的载流子迀移率、载流子浓度以及电阻率，从而通过选择合适的体积比增强半导体材料的器件特性。
[0044][21]根据技术方案[14]所述的方法，其中，所述半导体材料为氧化锌，所述钙钛矿导电材料为LaN13，氧化锌和LaN13的体积比为70:30,80:20或者90:10。
[0045]上述方案[21]的方法中，利用氧化锌和LaN13自组装生长形成的三维纳米柱阵列结构作为TFT晶体管的有源层，ZnO与LaN13是边界清晰的分离相，通过LaN13相对高的功函数和高电导能力能够降低金属-半导体界面的接触电阻。
[0046][22]根据技术方案[14]所述的方法，其中，所述有源层的所述源极接触区域和漏极接触区域中钙钛矿导电材料所占的比例，高于所述有源层的其他区域中钙钛矿导电材料所占的比例。
[0047][23]根据技术方案[13]所述的方法，其中，所述有源层的所述源极接触区域和漏极接触区域中所述纳米柱的数量，大于所述有源层的其他区域中所述纳米柱的数量。
[0048][24]根据技术方案[13]_[23]的任一方案所述的方法，其中，所述基板包括(111)取向SiT13单晶基板，或缓冲层为SiT13的单晶硅基板。
[0049][25]根据技术方案[19]所述的方法，其中，
[0050]所述脉冲激光沉积法的沉积温度为600-700°C，氧压为80-120mtorr。
[0051][26]—种阵列基板，包括根据技术方案[1]-[12]的任一方案所述的晶体管。
[0052][27]—种显示面板，包括根据技术方案[26]所述的阵列基板。
[0053 ] [28] —种显示装置，包括根据技术方案[27 ]所述的显示面板。
【附图说明】
[0054]为了更清楚地说明本发明的实施方式的技术方案，下面将对实施方式的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施方式，而非对本发明的限制。
[0055]图1是根据本发明的一个实施方式的晶体管的截面图。
[0056]图2是根据本发明的一个实施方式的晶体管的立体图。
[0057]图3(a)_(g)是根据本发明的另一个实施方式的制造晶体管的方法的流程图。
【具体实施方式】
[0058]为使本发明的实施方式的目的、技术方案和优点更加清楚，下面将结合本发明的实施方式的附图，对本发明的实施方式的技术方案进行清楚、完整地描述。显然，所描述的实施方式是本发明的一部分实施方式，而不是全部的实施方式。基于所描述的本发明的实施方式，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施方式，都属于本发明保护的范围。
[0059]在本发明的描述中，需要说明的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
[0060]此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上，“多条”的含义是两条或两条以上。
[0061]下面就结合附图对本发明的各个优选实施方式进行详细的说明。
[0062]〈晶体管〉
[0063]图1是根据本发明的一个实施方式的晶体管的截面图。如图1所示，本实施方式的晶体管，包括:有源层20，其包括三维纳米复合材料，所述三维纳米复合材料包括半导体材料和位于所述半导体材料中的多个纳米柱;和分别与所述有源层的源极接触区域和漏极接触区域接触的源极电极60和漏极电极70。在本实施方式中，有源层的源极接触区域是有源层的源极和源极电极相接触的区域，有源层的漏极接触区域是有源层的漏极与漏极电极相接触的区域，晶体管的沟道区域位于源极接触区域和漏极接触区域之间。
[0064]本实施方式的晶体管中，利用三维纳米复合材料作为有源层的材料，三维纳米复合材料具有极大的表面-体积比，从而使得载流子的注入不局限在金属-半导体接触面，还能通过纳米柱与半导体材料的界面，对有源层内部进行载流子注入，极大地增加了载流子注入面积，降低了金属-半导体接触的电阻，降低了晶体管的阈值电压，提高了晶体管的性會K。
[0065]如图1所示，优选，纳米柱在与有源层垂直的方向上延伸并包括钙钛矿导电材料，有源层20优选位于基板10上。基板10优选为钙钛矿单晶基板，或形成有钙钛矿缓冲层的单晶Si等其他基板，本实施方式对此没有任何限制，只要能够在其上形成三维纳米自组装复合材料即可。例如，基板可以为(111)取向SiT13单晶基板，或缓冲层为外延钙钛矿氧化物SiTi03的单晶Si基板。优选，米用脉冲激光沉积法(PLD)沉积缓冲层。
[0066]另外，如图1所示，晶体管优选包括位于有源层20上的栅极绝缘层30和位于栅极绝缘层30上的栅极40。应该理解，本实施方式并不限于图1所示的顶栅结构，也可以适用底栅结构。
[0067]在本实施方式中，有源层20的三维纳米复合材料优选是包括导电材料和半导体材料的三维纳米自组装复合材料，其中，导电材料优选为钙钛矿导电材料。
[0068]在本实施方式中，钙钛矿导电材料优选包括LaN13、SrRuO3、La0.eySr0.S3MnO3、超导YBCO和超导LSCO中的至少一种。半导体材料优选包括能够与所述钙钛矿材料形成三维纳米自组装结构的半导体材料，具体例如包括ΙΤΖ0、ΗΙΖ0、Ζη0和IGZO中的至少一种。源极电极60和漏极电极70优选包括Mo、Au和Al中的至少一种。
[0069]在本实施方式中，在有源层20的形成过程中，钙钛矿导电材料自组装形成纳米柱
25。有源层20的具体结构如图2所示。图2是根据本发明的一个实施方式的晶体管的立体图。
[0070]如图2所示，在基板10上形成有源层20。有源层20中具有多个纳米柱25，多个纳米柱优选在与有源层20垂直的方向上延伸并包括钙钛矿导电材料。源极电极60和漏极电极70分别与有源层20的源极接触区域和漏极接触区域形成源极金属-半导体接触80和漏极金属-半导体接触90。
[0071]另外，优选，有源层20的源极接触区域和漏极接触区域中钙钛矿导电材料所占的比例，高于有源层20的其他区域中钙钛矿导电材料所占的比例。在有源层20具有多个纳米柱25的情况下，优选，有源层20的源极接触区域和漏极接触区域中纳米柱25的数量，大于有源层20的其他区域中所述纳米柱的数量。
[0072]本实施方式的晶体管中，利用三维纳米复合材料作为有源层的材料。三维纳米复合材料具有极大的表面-体积比，从而使得载流子的注入不局限在金属-半导体接触面80和90，还能通过纳米柱体25与半导体薄膜25的界面，对半导体层内部进行载流子注入，极大地增加了载流子注入面积，降低了金属-半导体接触的电阻，降低了晶体管的阈值电压，提高了晶体管的性能。
[0073]另外，本实施方式的晶体管中，钙钛矿导电材料具有较低的电阻和较高的功函数，能够降低金属-半导体接触的电阻，降低晶体管的阈值电压，提高晶体管的性能。另外，上述钙钛矿导电材料特别是LaN13材料中不含稀有或贵金属元素，也有效地降低了产品的成本。
[0074]在本实施方式中，优选，晶体管是薄膜场效应晶体管TFT。
[0075]本实施方式的TFT晶体管中，优选利用六角纤锌矿型材料ZnO和钙钛矿型氧化物材料LaN13自组装生长形成的三维纳米柱阵列结构作为TFT晶体管的有源层，ZnO与LaN13是边界清晰的分离相，通过LaN13相对高的功函数和高电导能力能够降低金属-半导体界面的接触电阻。
[0076]在本实施方式中，优选，半导体材料和钙钛矿导电材料的体积比为70: 30?90: 10。更优选，所述半导体材料为氧化锌，所述钙钛矿导电材料为LaN13,氧化锌和LaN13的体积比为 70:30，80:20或者 90:10。
[0077]本实施方式的晶体管中，通过改变所述半导体材料和所述钙钛矿导电材料的体积比，能够改变半导体材料的载流子迀移率、载流子浓度以及电阻率，从而通过选择合适的体积比增强半导体材料的器件特性。
[0078]在本实施方式中，优选，有源层20的源极接触区域和漏极接触区域分别与所述源极电极60和漏极电极70形成欧姆接触。
[0079]本实施方式的晶体管中，所述有源层的源极接触区域和漏极接触区域分别与所述源极电极和漏极电极形成欧姆接触，欧姆接触既不产生明显的附加阻抗，也不会使半导体内部的平衡载流子浓度发生显著的改变，降低了金属-半导体接触的电阻，降低了晶体管的阈值电压，提高了晶体管的性能。
[0080]本发明的实施方式还提供一种阵列基板，其包括上述实施方式所提供的晶体管。
[0081]本发明的实施方式还提供一种显示面板，其包括上述实施方式提供的阵列基板。
[0082]本发明的实施方式还提供一种显示装置，其包括上述实施方式提供的显示面板。本实施方式提供的显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。
[0083]〈晶体管的制造方法〉
[0084]在同一发明构思下，图3(a)_(g)是根据本发明的另一个实施方式的制造晶体管的方法的流程图。下面就结合这些图，对本实施方式进行描述。对于那些与前面实施方式相同的部分，适当省略其说明。
[0085]总的来说，本实施方式的制造晶体管的方法，包括:在基板上形成包括三维纳米复合材料的有源层，所述三维纳米复合材料包括半导体材料和位于所述半导体材料中的多个纳米柱;和形成分别与所述有源层的源极接触区域和漏极接触区域接触的源极电极和漏极电极。
[0086]本实施方式的制造晶体管的方法中，利用三维纳米复合材料形成有源层，突破了现有的表面后掺杂工艺技术的限制，能够调节晶体管的载流子迀移率等性能。整个工艺使得三维纳米复合材料有源层的晶体管性能得到了有效的保证，同时简化了制造工艺，降低了成本。
[0087]本实施方式中，基板优选为钙钛矿单晶基板，或形成有钙钛矿缓冲层的单晶Si等其他基板，本实施方式对此没有任何限制，只要能够在其上形成三维纳米自组装复合材料即可。例如，基板可以为(111)取向SiT13单晶基板，或缓冲层为外延钙钛矿氧化物SiT13的单晶Si基板。优选，采用脉冲激光沉积法(PLD)沉积缓冲层。
[0088]另外，优选，纳米柱在与所述有源层垂直的方向上延伸并包括钙钛矿导电材料，在所述有源层上形成栅极绝缘层，并在所述栅极绝缘层上形成栅极。
[0089]本实施方式中，所述三维纳米复合材料优选是包括钙钛矿导电材料和半导体材料的三维纳米自组装复合材料，在基板上形成所述有源层的步骤包括:在钙钛矿单晶基板或形成有钙钛矿缓冲层的基板上，利用钛矿导电材料的靶材和半导体材料的靶材进行沉积，形成所述三维纳米自组装复合材料。所述1丐钛矿导电材料优选包括LaNi03、SrRu〇3、La0.eySr0.S3MnO3、超导YBCO和超导LSCO中的至少一种。
[0090]本实施方式的方法中，钙钛矿导电材料具有较低的电阻和较高的功函数，能够降低金属-半导体接触的电阻，降低晶体管的阈值电压，提高晶体管的性能。另外，上述钙钛矿导电材料特别是LaN13材料中不含稀有或贵金属元素，也有效地降低了产品的成本。
[0091 ]本实施方式中，半导体材料优选包括能够与所述妈钛矿材料形成三维纳米自组装结构的半导体材料。具体地，半导体材料优选包括ΙΤΖ0、ΗΙΖ0、Ζη0和IGZO中的至少一种。
[0092]本实施方式的方法中，利用六角纤锌矿型材料ZnO和钙钛矿型氧化物材料LaN13自组装生长形成的三维纳米柱阵列结构作为TFT晶体管的有源层，ZnO与LaN13是边界清晰的分离相，通过LaN13相对高的功函数和高电导能力能够降低金属-半导体界面的接触电阻。
[0093]如图3所示，优选在有源层20中形成多个纳米柱25，多个纳米柱优选在与有源层20垂直的方向上延伸并包括钙钛矿导电材料。源极电极60和漏极电极70分别与有源层20的源极接触区域和漏极接触区域形成源极金属-半导体接触80和漏极金属-半导体接触90。
[0094]另外，优选，有源层20的源极接触区域和漏极接触区域中钙钛矿导电材料所占的比例，高于有源层20的其他区域中钙钛矿导电材料所占的比例。在有源层20中形成多个纳米柱25的情况下，优选，有源层20的源极接触区域和漏极接触区域中纳米柱25的数量，大于有源层20的其他区域中所述纳米柱的数量。
[0095]本实施方式中，源极电极和漏极电极优选包括Mo、Au和AI中的至少一种。另外，优选，利用脉冲激光沉积法沉积所述三维纳米自组装复合材料。进而，优选，通过调节激光频率和沉积时间将所述半导体材料和所述钙钛矿导电材料的体积比调节为70:30?90:10。更优选，在半导体材料为氧化锌，钙钛矿导电材料为LaN13的情况下，将氧化锌和LaN13的体积比调节为70:30，80:20或者90:10。
[0096]本实施方式的方法中，通过改变所述半导体材料和所述钙钛矿导电材料的体积比，能够改变半导体材料的载流子迀移率、载流子浓度以及电阻率，从而通过选择合适的体积比增强半导体材料的器件特性。
[0097]本实施方式中，优选，晶体管是TFT。另外，优选，所述有源层的源极接触区域和漏极接触区域分别与所述源极电极和漏极电极形成欧姆接触。
[0098]本实施方式的方法中，所述有源层的源极接触区域和漏极接触区域分别与所述源极电极和漏极电极形成欧姆接触，欧姆接触既不产生明显的附加阻抗，也不会使半导体内部的平衡载流子浓度发生显著的改变，降低了金属-半导体接触的电阻，降低了晶体管的阈值电压，提高了晶体管的性能。
[0099]下面结合具体实例对本实施方式作进一步说明，但本实施方式并不限于以下实例。图3 (a) - (g)是本实施方式的制造晶体管的方法的一个实例。
[0100]实例:采用体积比为Zn0(80%)-LaNi03(20%)的纳米自组装结构作为半导体有源层的薄膜场效应晶体管TFT:
[0101]本实例所制备的晶体管包括依次层叠的钙钛矿单晶基板、ZnO-LaN13层、栅极绝缘层、栅极金属，制备方法如下:
[0102]钙钛矿单晶基板采用标准方法清洗，或在Si基板上采用脉冲激光沉积法(PLD)先沉积钙钛矿缓冲层；准备单独的LaN13、ZnO陶瓷靶材；之后采用PLD法沉积Zn0(80%)_LaNi03(20% )层，根据体积比V(ZnO):V(LaNi03) = 8:2的要求，来调节激光频率和沉积时间，沉积温度为600-700 0C，优选650 °C，氧压为80-120mtorr，优选10mtorr，厚度为150nm，并光刻、蚀刻出所需图形;再采用CVD方法在4500C下形成栅极介质S12 150nm;采用溅射法沉积栅极金属Mo 200nm，并光刻、蚀刻出所需图形；再在其上采用CVD方法制备S12钝化层，约100?500nm，并进而光刻、蚀刻出连接孔；之后采用溅射法沉积源极/漏极电极金属Mo/A1200nm，并光刻、蚀刻出所需图形；形成TFT晶体管结构。其中，自组装结构中ZnO和LaN13的体积比，可以通过沉积条件的改变在较大范围内变化。
[0103]具体地，如图3(a)_(g)所示，本实例具体包括以下步骤:
[0104]如图(a)所示，清洗单晶基板1，准备单独的LaN13、ZnO陶瓷靶材；
[0105]如图(b)所示，根据成份比例，确定沉积时间，利用脉冲激光沉积法制备ZnO-LaN13有源层20 ；
[0106]如图(c)所示，进行光刻、蚀刻，得到所需图形；
[0107]如图(d)所示，采用溅射法沉积制备栅极绝缘层30;
[0108]如图(e)所示，在栅极绝缘层30之上沉积栅极40，并光刻、蚀刻得到所需栅极图形；
[0109]如图⑴所示，沉积Si02/SiNx等的钝化层50;
[0110]如图(g)所示，利用光刻、ICP法蚀刻Via孔，再采用溅射等方法沉积源极电极60和漏极电极70，并进行光刻、蚀刻，最后进行测试、分析。
[0111]本实例的方法中，利用六角纤锌矿型材料ZnO和钙钛矿型氧化物材料LaN13自组装生长形成的三维纳米柱阵列结构作为TFT晶体管的有源层20，Zn0与LaN13是边界清晰的分离相，通过LaN13相对高的功函数和高电导能力能够降低金属-半导体界面的接触电阻。
[0112]以上虽然通过一些示例性的实施方式详细地描述了本发明的晶体管及其制造方法、阵列基板、显示面板以及显示装置，但是以上这些实施方式并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此，本发明并不限于这些实施方式，本发明的范围仅以所附权利要求为准。
【主权项】
1.一种晶体管，包括: 有源层，其包括三维纳米复合材料，所述三维纳米复合材料包括半导体材料和位于所述半导体材料中的多个纳米柱;和 分别与所述有源层的源极接触区域和漏极接触区域接触的源极电极和漏极电极。2.根据权利要求1所述的晶体管，其中，所述纳米柱在与所述有源层垂直的方向上延伸并包括钙钛矿导电材料。3.根据权利要求2所述的晶体管，其中，所述钙钛矿导电材料包括LaN13、SrRuO3、La0.67Sr0.S3MnO3、超导钇钡铜氧化物和超导镧锶钴氧化物中的至少一种。4.根据权利要求1所述的晶体管，其中，所述半导体材料包括氧化铟锡锌、氧化铪铟锌、氧化锌和氧化铟镓锌中的至少一种。5.根据权利要求2所述的晶体管，其中，所述半导体材料和所述钙钛矿导电材料的体积比为 70:30 ?90:10。6.根据权利要求2所述的晶体管，其中，所述半导体材料为氧化锌，所述钙钛矿导电材料为LaN13，氧化锌和LaN13的体积比为70:30，80:20或者90: 10。7.根据权利要求1所述的晶体管，其中，所述源极电极和漏极电极包括金属。8.根据权利要求7所述的晶体管，其中，所述金属包括Mo、Au和Al中的至少一种。9.根据权利要求2所述的晶体管，其中，所述有源层的所述源极接触区域和漏极接触区域中钙钛矿导电材料所占的比例，高于所述有源层的其他区域中钙钛矿导电材料所占的比例。10.根据权利要求1所述的晶体管，其中，所述有源层的所述源极接触区域和漏极接触区域中所述纳米柱的数量，大于所述有源层的其他区域中所述纳米柱的数量。11.根据权利要求1-10的任一项所述的晶体管，还包括基板、栅极绝缘层和栅极， 所述基板为钙钛矿单晶基板或形成有钙钛矿缓冲层的基板。12.根据权利要求11所述的方法，其中，所述基板包括(111)取向SiT13单晶基板，或缓冲层为SiT13的单晶硅基板。13.—种制造晶体管的方法，包括: 在基板上形成包括三维纳米复合材料的有源层，所述三维纳米复合材料包括半导体材料和位于所述半导体材料中的多个纳米柱;和 形成分别与所述有源层的源极接触区域和漏极接触区域接触的源极电极和漏极电极。14.根据权利要求13所述的方法，其中，所述纳米柱在与所述有源层垂直的方向上延伸并包括钙钛矿导电材料，在基板上形成所述有源层的步骤包括: 在钙钛矿单晶基板或形成有钙钛矿缓冲层的基板上，利用钛矿导电材料的靶材和半导体材料的靶材进行沉积，形成三维纳米自组装复合材料。15.根据权利要求14所述的方法，其中，所述钙钛矿导电材料包括LaN13、SrRuO3、La0.67Sr0.S3MnO3、超导钇钡铜氧化物和超导镧锶钴氧化物中的至少一种。16.根据权利要求13所述的方法，其中，所述半导体材料包括氧化铟锡锌、氧化铪铟锌、氧化锌和氧化铟镓锌中的至少一种。17.根据权利要求13所述的方法，其中，所述源极电极和漏极电极包括金属。18.根据权利要求17所述的方法，其中，所述金属包括Mo、Au和Al中的至少一种。19.根据权利要求14所述的方法，其中，在基板上形成所述有源层的步骤包括: 利用脉冲激光沉积法沉积所述三维纳米自组装复合材料。20.根据权利要求19所述的方法，其中，通过调节激光频率和沉积时间将所述半导体材料和所述钙钛矿导电材料的体积比调节为70: 30?90: 10。21.根据权利要求14所述的方法，其中，所述半导体材料为氧化锌，所述钙钛矿导电材料为LaN13，氧化锌和LaN13的体积比为70:30，80:20或者90: 10。22.根据权利要求14所述的方法，其中，所述有源层的所述源极接触区域和漏极接触区域中钙钛矿导电材料所占的比例，高于所述有源层的其他区域中钙钛矿导电材料所占的比例。23.根据权利要求13所述的方法，其中，所述有源层的所述源极接触区域和漏极接触区域中所述纳米柱的数量，大于所述有源层的其他区域中所述纳米柱的数量。24.根据权利要求13-23的任一项所述的方法，其中，所述基板包括(I 11)取向S i T i O3单晶基板，或缓冲层为SiT13的单晶硅基板。25.根据权利要求19所述的方法，其中， 所述脉冲激光沉积法的沉积温度为600-7000C，氧压为80-120mtorr。26.—种阵列基板，包括权利要求1-12的任一项所述的晶体管。27.—种显示面板，包括权利要求26所述的阵列基板。28.一种显示装置，包括权利要求27所述的显示面板。
【文档编号】H01L21/77GK105977304SQ201610374908
【公开日】2016年9月28日
【申请日】2016年5月31日
【发明人】雎长城, 孟虎, 李延钊
【申请人】京东方科技集团股份有限公司