包括多层级载体的化合物半导体装置的制造方法
【专利摘要】一种装置包括：载体，其具有第一层级上的第一载体部分和第二层级上的第二载体部分，第二层级不同于第一层级。该装置还包括：化合物半导体芯片，其设置在第一载体部分之上；和控制半导体芯片，其设置在第二载体部分之上，其中，控制半导体芯片被配置成用于控制所述化合物半导体芯片。封装材料覆盖所述化合物半导体芯片和所述控制半导体芯片。
【专利说明】
包括多层级载体的化合物半导体装置
技术领域
[0001]本公开总体涉及半导体装置。更特别地，本公开涉及包括化合物半导体材料和具有多层级的载体的装置。
【背景技术】
[0002]半导体装置可包括可设置在单独封装中的多个半导体芯片。单独封装可需要被电联接，以便在所包括的半导体芯片之间建立通信。在操作半导体装置过程中，不期望的效应、例如寄生电感可发生在半导体装置的内侧和外侧。半导体装置时常需要被改进。尤其地，期望的是降低在操作装置过程中可能发生的不期望的效应。
【附图说明】
[0003]所包括的附图提供了对本说明书的实施例的进一步理解，且附图被合并在本说明书中，并构成本说明书的一部分。附图示出了实施例，且连同说明书用于解释实施例的原理。其他实施例以及实施例的许多期望优点将通过参考详细说明书更好地理解它们而被容易地接受。附图的元件不必定地彼此成比例。相同的附图标记可表示相应的类似部件。
[0004]图1A示意性地示出了根据本公开的装置100的顶视图。
[0005]图1B示意性地示出了装置100的剖视侧视图。
[0006]图2A示意性地示出了根据本公开的装置200的顶视图。
[0007]图2B示意性地示出了装置200的剖视侧视图。
[0008]图3A示意性地示出了根据本公开的装置300的顶视图。
[0009]图3B示意性地示出了装置300的剖视侧视图。
[0010]图4A示意性地示出了根据本公开的装置400的顶视图。
[0011 ]图4B示意性地示出了装置400的剖视侧视图。
[0012]图5A示意性地示出了根据本公开的装置500的顶视图。
[0013]图5B示意性地示出了装置500的剖视侧视图。
[0014]图6示意性地示出了根据本公开的装置600的透视图。
[0015]图7示出了半桥式电路700的示意图。
【具体实施方式】
[0016]在以下的详细说明书中，将会参考构成说明书的一部分的附图，在附图中，通过描述示出了可以实施本公开的特定实施例。在这方面，方向术语、比如“上”、“下”、“前”、“后”等可参考所描述的附图的方位来使用。由于所描述装置的构件可以以多种不同的方位定位，因此，方向术语可用于说明性目的，而不是限制性的。也可以使用其他实施例，而且也可在不脱离本公开的范围的情况下进行结构上或逻辑上的改变。因此，下面的详细说明书不应认为是限制性的，且本公开的思想由所附的权利要求来限定。
[0017]该说明书中所采用的术语“连接的”、“联接的”、“电连接的”和/或“电联接的”不必是指元件必须直接地连接或联接起来。中间元件可设置在“连接的”、“联接的”、“电连接的”或“电联接的”的元件之间。
[0018]另外，例如关于形成于或位于物体的表面“之上”的材料层所使用的术语“之上”在此可用于表示材料层可“直接地”位于(例如形成于、沉积于等)(例如直接接触于)所指的表面上。例如关于形成于或位于表面“之上”的材料层所使用的术语“之上”在此也可用于表示材料层可“间接地”位于(例如形成于、沉积于等)所指的表面上，且例如一个或多个附加层设置在所指的表面与所述材料层之间。
[0019]另外，术语“垂直的”和“平行的”在此可针对两个或更多个构件的相对定向来使用。应当理解，这些术语不是必定意味着所规定的几何关系以理想的几何意义来实现。相反，在这方面可能需要考虑到所涉及的构件的制造公差。例如，如果半导体封装的封装材料的两个表面被限定为彼此垂直(或平行)，则这些表面之间的实际角度可根据公差以偏移值偏离于90(或O)度的精确值，所述公差通常可在应用用于制造由封装材料制成的壳体的技术时产生。
[0020]在此对装置和用于制造该装置的方法进行描述。关于所描述的装置所作的评述也可同样适用于相应的方法，反之亦然。例如，如果描述了装置的特定构件，则用于制造该装置的相应方法就可包括以适当的方式提供该构件的行动，即便这种行动未被明确描述或未被附图示出。此外，除非另外特别说明，否则，在此所描述的各种示例性实施例的特征可彼此组合。
[0021]在此所描述的装置可包括可以是不同类型的且可通过不同技术制造的一个或多个半导体芯片。通常，半导体芯片可包括集成电子、电子光学或机电电路、被动元件(passive)等。此外，集成电路可被设计成逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储电路、集成被动元件、微机电系统等。
[0022]半导体芯片不必由特定半导体材料来制造，且可包含非半导体的无机和/或有机材料，例如绝缘体、塑料或金属。在一个示例中，半导体芯片可由基本半导体材料(例如Si等)制成或可包括基本半导体材料。在另一示例中，半导体芯片可由化合物半导体材料(例如GaN、SiC、SiGe、GaAs等)制成或可包括化合物半导体材料。尤其地，在此所描述的装置可包括基于化合物半导体材料的一个或多个化合物半导体芯片。
[0023]半导体芯片可包括一个或多个功率半导体。通常，功率半导体芯片可被配置成二极管、功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT、(绝缘栅双极晶体管)、JFET(结栅场效应晶体管)、HEMT(高电子迀移率晶体管)、超结装置(super junct1n device)、功率双极晶体管等。尤其地，功率半导体芯片可基于以上所特定的化合物半导体材料中的一个或多个。根据本公开的装置不限于包括特定类型的功率半导体芯片。因此，关于特定类型的功率半导体芯片可所作的评述可同样地适用于其他类型的功率半导体芯片。因此，例如术语“功率M0SFET”、“功率HEMT”、“M0SFET”、“HEMT”在此可同义地使用。
[0024]半导体芯片可具有垂直结构，即半导体芯片可被制造成:使得电流可大致沿着与半导体芯片的主面垂直的方向流动。具有垂直结构的半导体芯片可具有在它的两个主面之上的电极，即在它的上侧和下侧之上的电极。尤其地，功率半导体芯片可具有垂直结构，且可具有设置在两个主面之上的负载电极。例如，功率MOSFET的源电极和栅极电极可设置在一个面之上，同时功率MOSFET的漏电极可设置在另一面之上。在另一示例中，功率HEMT可被配置成垂直功率半导体芯片。对于垂直功率半导体芯片的另外的示例是PMOS(P沟道金属氧化物半导体)、NMOS(N沟道金属氧化物半导体)或以上所说明的示例性功率半导体中的一个。
[0025]半导体芯片可具有横向结构，即半导体芯片可被制造成:使得电流可大致沿着与半导体芯片的主面平行的方向流动。具有横向结构的半导体芯片可具有设置在它的主面中的一个之上的电极。在一个示例中，具有横向结构的半导体芯片可包括集成电路，例如逻辑芯片。在另一示例中，功率半导体芯片可具有横向结构，其中，负载电极可设置在芯片的一个主面之上。例如，功率MOSFET的源电极、栅极电极和漏电极可设置在功率MOSFET的一个主面之上。横向功率半导体芯片的另一示例可以是HEMT(高电子迀移晶体管)，其可由上述化合物半导体材料中的一个或多个来制造。
[0026]在此所描述的装置可包括一个或多个控制半导体芯片(或控制集成电路)，其被配置成用于控制和/或驱动装置的电子构件。例如，控制半导体芯片可被配置成用于控制和/或驱动一个或多个功率半导体芯片的集成电路。在这方面，术语“控制半导体芯片”和“驱动器半导体芯片”可同义地使用。
[0027]驱动电路可被配置成用于驱动可被包括在装置中的一个或多个电子构件，例如高功率晶体管。被驱动的构件可以是电压驱动式或电流驱动式。例如，功率MOSFET、IGBT等可以是电压驱动式开关，因为它们的绝缘栅可尤其表现成类似于电容器。相反地，开关、比如三端双向可控硅开关(triac)(用于交流的三极管)、闸流晶体管、双极晶体管、PN二极管等可以是电流驱动式。在一个示例中，驱动包括栅极电极的构件可包括将不同的电压施加至栅极电极，例如成接通和关断换接信号(switching wave)形式。在另一示例中，驱动电路可用于驱动直接被驱动式电路。控制电路可被配置成用于控制驱动装置的构件的一个或多个驱动器。在一个示例中，控制电路可同时地控制多个直接被驱动式电路的驱动器。例如，包括两个直接被驱动式电路的半桥式电路因而可由一个控制器控制。
[0028]半导体芯片可包括任意数量的电接触部。在一个示例中，电接触部可设置在半导体芯片的前侧和后侧之上。这种半导体芯片例如可相应于功率半导体芯片，所述功率半导体芯片可包括设置在半导体芯片的一侧上的漏极接触部、以及设置在半导体芯片的相反侧之上的源极接触部和栅极接触部。在另一示例中，电接触部可仅仅设置在半导体芯片的前侧之上。例如，这种半导体芯片可被称作横向芯片，且例如可相应于分立半导体芯片。电接触部可具有可由金属和金属合金中的至少一个制造的接触垫(或接触元件、或接触端子、或接触电极)的形式。任何期望的金属或金属合金(例如，招、钛、金、银、铜、钯、铀、镍、络、钒、钨、钼等)都可用作材料。
[0029]半导体芯片可以是封装的或未封装的。在这方面，如本说明书中所使用的术语“半导体装置”和“半导体封装”可交换地使用。尤其地，半导体封装可以是包括封装材料的半导体装置，所述封装材料可至少部分地封装半导体装置的一个或多个构件。
[0030]封装材料可以是电绝缘的且可形成封装体。封装材料可包括环氧树脂、玻璃纤维填充式环氧树脂、玻璃纤维填充式聚合物、酰亚胺、填充式或非填充式热塑性聚合物材料、填充式或非填充式硬质塑料聚合物材料、填充式或非填充式聚合物混合物、热固性材料、MOLD COMPOUND、圆顶封装材料、层叠材料等中的至少一个。各种技术(例如压缩成型、注射成型、粉末成型、液态成型、层压等中的至少一个)可用于通过封装材料来封装装置的构件。
[0031]在此所描述的装置可包括载体，一个或多个半导体芯片可设置在所述载体之上。通常，载体可包括可具有各种目的的一个或多个载体部分。在一个示例中，载体部分可提供安装表面，以用于安装装置的电子构件。在这方面，载体部分例如可相应于裸片垫(diepad)，半导体芯片可安装在所述裸片垫上。装置的包括这种载体部分的层级可被称作裸片垫层级。在另一示例中，载体部分可包括可提供装置的构件之间的以及到外部构件的电连接的一个或多个导电端子(或引线或引脚)。在这方面，载体部分例如可相应于引线框的一个或多个引线。引线例如可从半导体封装的封装材料伸出，且提供到半导体封装的内部构件的电连接。引线和装置的半导体芯片之间的电连接可附加地由导电式联接元件(例如导线或线夹)来建立。装置的包括这种载体部分的层级可被称作导线结合层级。在另一通常的示例中，载体部分可以是上述载体部分的组合。
[0032]载体的载体部分可设置在可彼此不同的一个或多个层级上。具有设置在不同的层级上的多个载体部分的载体可被称作多层级载体。在一个示例中，载体的每个载体部分可设置在一平面中，其中，与不同的载体部分相应的不同的平面可设置成彼此平行。例如，装置的裸片垫可设置在裸片垫层级上，联接至导线结合部的电端子可设置在导线结合层级上，等等。在多层级载体中，第一层级和不同的第二层级之间的距离可处于大约0.5毫米-大约5.0毫米的范围内，更特别地处于包括在该指定范围中的任何子范围内。
[0033]在此所描述的装置不限于仅包括一个单独的载体，而是也可包括多个载体。通常，载体可由金属、合金、电介质、塑料、陶瓷或它们的组合来制造。载体可具有均匀的结构，但是也可提供内部结构，比如具有电再分配功能的导电路径。载体的基底面可取决于待设置在载体之上的半导体芯片的数量和基底面。对于载体的示例可以是裸片垫、包括裸片垫的引线框、或包括一个或多个再分配层的陶瓷基板。
[0034]载体的载体部分可至少部分地由装置的封装材料覆盖。载体部分可由封装材料完全地围绕，以使得没有载体部分的表面能够从封装材料的外侧接近。另一载体部分可至少部分地暴露于封装材料，以使得可存在一个或多个暴露表面。例如，裸片垫的表面可暴露于封装材料，以使得散热器可设置在暴露表面之上。导热膏可设置在裸片垫的暴露表面与散热器之间。在相应装置的操作过程中，由例如半导体芯片产生的热量可沿着可从半导体芯片至散热器延伸的路径消散。在一个示例中，裸片垫可包括延伸穿过裸片垫的孔，其中，所述孔可暴露于封装材料。在另一示例中，裸片垫的包括孔的部分也可由封装材料覆盖，其中，孔于是也可延伸穿过封装材料。散热器可通过可延伸穿过孔的固定构件(例如螺钉)附接至裸片垫。
[0035]在一个示例中，载体可包括引线框，引线框可以成任何形状、任何尺寸和任何材料。引线框可被构造成:使得可形成裸片垫(或芯片岛(island))和引线(或引脚)。在装置的制造过程中，裸片垫和引线可彼此连接。裸片垫和引线也可由单件制成。裸片垫和引线可通过连接器件彼此连接，其目的是在制造过程中使裸片垫和引线中的一些分离。在此，分离裸片垫和引线可通过机械锯、激光束、切割、冲压、铣削、蚀刻和任何其他合适技术中的至少一个来实施。在一个示例中，引线框可以是具有设置在不同的层级上的各种部分的多层级引线框。例如，引线框的不同的层级可通过在各种载体部分已经形成之前或之后以合适的方式弯曲引线框来实施。
[0036]尤其地，引线框可以是导电的。例如，引线框可完全由金属和/或金属合金制造，尤其是由铜、铜合金、镍、铁镍、铝、铝合金、钢、不锈钢和其他合适材料中的至少一个来制造。引线框材料可包括铁、硫、氮化铁等的迹线。引线框可镀有导电材料，例如铜、银、钯、金、镍、铁镍和镍磷中的至少一个。在该情况下，引线框可称作“预镀引线框”。尽管引线框可以是导电的，但是，引线框的裸片垫的任意选择可彼此电绝缘。
[0037]引线框的形状、尺寸和/或材料可取决于可设置在引线框之上的半导体芯片。在一个示例中，化合物半导体芯片、例如GaN芯片可设置在引线框之上。在该情况下，引线框可由铝和/或铝合金制成、或可包括铝和/或铝合金。这种引线框的厚度可以是大约I毫米-大约5毫米，更特别地是大约I毫米-大约2毫米。例如，引线框可连接至可由类似的材料制成的散热器。在另一示例中，低电压半导体芯片可设置在引线框之上。在该情况下，引线框可由铜和/或铜合金制成、或可包括铜和/或铜合金，且还可包括铁和/或硫的迹线。这种引线框的厚度可以是大约0.I毫米-大约0.5毫米，更特别地是大约0.2毫米-大约0.3毫米。
[0038]在此所描述的装置可包括例如可以是引线框的一部分的多个引线(或引脚)。所述多个引线可从装置的封装材料伸出，以便可建立装置的内部构件与外部构件之间的电连接。在一个示例中，所述多个引线可从封装材料的特定表面伸出，其中，各个引线可尤其可平行地设置。各个引线之间的距离可彼此类似或可彼此不同。在这方面，两个引线之间的距离可被称作引线距。在一个示例中，用于低电压或逻辑应用的两个引线之间的引线距Pi?可处于大约I毫米-大约3毫米的范围内，用于高电压/高电流应用的两个引线之间的引线距Phlgh可以是大约2 Xplciw。所述多个引线可设置在引线框的可彼此不同的一个或多个层级上。
[0039]—个或多个半导体芯片可设置在所述多个引线中的一个或多个引线之上。在这方面，引线可包括例如位于其端部中的一个处的加大的表面，半导体芯片可安装在所述加大的表面上。在一个示例中，所述加大的表面可以是矩形的，且它的表面面积可尤其大于半导体芯片的主表面的表面面积。在一个示例中，加大的部分的侧边的长度可处于大约I毫米-大约4毫米的范围内。安装在引线上的半导体芯片例如可包括功率半导体，例如功率二极管。
[0040]在此所描述的装置可包括一个或多个导电元件，所述一个或多个导电元件被配置成提供装置的构件之间的电联接。例如，导电元件可被配置成用于电连接第一半导体芯片和第二半导体芯片，或用于提供半导体芯片与可设置在装置的内侧或外侧的另一构件之间的电连接。
[0041]导电元件可包括一个或多个接触线夹。接触线夹可由与上述引线框的材料类似的材料制成，或可包括与上述引线框的材料类似的材料。接触线夹的形状不必限于特定尺寸或特定几何形状。接触线夹可通过冲压、冲孔、压制、剪切、锯切、铣削和任何其他合适技术中的至少一个来制造。导电元件与半导体芯片的接触垫之间的接触可通过任何合适技术来建立。在一个示例中，导电元件可焊接至其他构件，例如通过采用扩散焊接过程焊接至其他构件。
[0042]导电元件可包括一个或多个导线，尤其是结合导线或结合式导线。导线可包括金属和/或金属合金，尤其是金、铝、铜或它们的合金中的一个或多个。此外，导线可包括或可不包括涂层。导线可具有大致圆形的横截面，从而术语导线的“厚度”可以是指结合导线的直径。然而，应当理解，导线也可具有不同的和任意形式的横截面。通常，导线可具有大约15微米-大约1000微米的厚度，且更特别地具有大约20微米-大约500微米的厚度。
[0043]在第一更特别的示例中，导线的厚度可小于75微米，例如导线的厚度为大约50微米-大约75微米。这种导线尤其可包括铝或由铝制成。导线可包括其他材料，例如达I %的硅。例如，这种导线可提供接触元件与功率半导体芯片的栅极电极之间的和/或两个不同的功率半导体芯片的栅极电极之间的电连接。在第二更特别的示例中，导线的厚度可以是大约125微米-大约500微米。这种导线可尤其被采用以提供接触元件与功率半导体芯片的源电极之间的电连接。
[0044]图1A和IB示意性地示出了根据本公开的装置100的视图。尤其地，图1A示出了装置100的顶视图，且图1B示出了装置100的剖视侧视图。由于所选择的视角，图1A可示出没有被图1B示出的构件，反之亦然。在图1A和IB的示例中，装置100以总体的方式示出，且可包括为了简单起见而未示出的其他构件。例如，装置100还可包括根据本公开的其他装置的一个或多个构件。类似于装置100的一个更详细的装置例如关于图4A和4B来描述。
[0045]装置100可包括载体，该载体可包括第一层级LI上的第一载体部分2A和第二层级L2上的第二载体部分2B，第二层级L2不同于第一层级LI。在一个示例中，第一载体部分2A和第二载体部分2B可分别相应于裸片垫。第一层级LI和第二层级L2之间的示例性距离可处于大约0.5毫米-大约5.0毫米的范围内。装置100还可包括化合物半导体芯片4，所述化合物半导体芯片4可设置在第一载体部分2A之上。在一个示例中，化合物半导体芯片可以是GaN基功率HEMT。此外，装置100可包括控制半导体芯片6，所述控制半导体芯片6可设置在第二载体部分2B之上，且被配置成用于控制化合物半导体芯片4。在一个示例中，控制半导体芯片6可相应于栅极驱动器，所述栅极驱动器可被配置成用于驱动功率HEMT的栅极电极。装置100还可包括封装材料8，所述封装材料8可覆盖化合物半导体芯片4和控制半导体芯片6。在一个示例中，装置100可操作为半桥式电路的开关。
[0046]在装置100的操作过程中，可发生不期望的寄生效应。控制半导体芯片6可通过导电式联接元件10电连接至化合物半导体芯片4，以用于控制目的。通常，联接元件10可以是任意的，且例如可包括导线和线夹中的至少一个。在一个更特别的示例中，联接元件10可包括电连接栅极驱动器和功率HEMT的栅极电极的一个或多个导线。这种导线例如可由Al、Au、Cu等中的至少一个制成或包括Al、Au、Cu等中的至少一个。这种导线的厚度例如可处于大约20微米-大约500微米的范围内。此外，这种导线的长度例如可处于大约I毫米-大约10毫米的范围内。经过这种导线的典型电流例如可处于大约0.1A-大约1A的范围内。例如，联接元件10中的电流可引起寄生类电感L。对于基于GaN的且通过驱动电路驱动的功率HEMT芯片的示例，电感L的值可远大于2nH，即L?2nH。这种电感值例如可对包括功率HEMT和驱动电路的半桥的开关性能产生不期望的效应。尤其地，电感L的值可随着联接元件10的长度增加而增加。在图1A和IB的示例中，半导体芯片4和6设置在同一封装材料8中。此外，半导体芯片4和6设置在同一载体的载体部分2A、2B之上。因此，所选择的布置可尤其降低联接元件10的长度以及寄生电感L的值。此外，所选择的布置可形成装置100的紧凑设计。
[0047]图2A和2B示意性地示出了根据本公开的装置200的视图。尤其地，图2A示出了装置200的顶视图，且图2B示出了装置200的剖视侧视图。由于所选择的视角，图2A可示出没有被图2B示出的构件，反之亦然。在图2A和2B的示例中，装置200以总体的方式示出，且可包括为了简单起见而未示出的其他构件。例如，装置200还可包括还可包括根据本公开的其他装置的一个或多个构件。类似于装置200的一个更详细的装置例如关于图4A和4B来描述。
[0048]装置200可包括引线框，所述引线框包括第一层级LI上的第一裸片垫2A、第二层级L2上的第二裸片垫2B和第三层级L3上的多个引线2C。层级L1、L2、L3可彼此不同。两个相邻的层级之间、例如第一层级LI与第二层级L2之间的示例性距离可处于大约0.5毫米-大约5.0毫米的范围内。装置200还可包括:化合物半导体芯片4，其可设置在第一裸片垫2A之上；和控制半导体芯片6，其可设置在第二裸片垫2B之上，其中，控制半导体芯片6可被配置成用于控制化合物半导体芯片4。半导体芯片4和6可类似于图1A和IB的相应构件。所述多个引线2C可电联接至化合物半导体芯片4和控制半导体芯片6中的至少一个。装置200可类似于装置100，从而关于装置100所进行的评述也可同样适用于装置200。
[0049]图3A和3B示意性地示出了根据本公开的装置300。尤其地，图3A示出了装置300的顶视图，且图3B示出了装置300的剖视侧视图。由于所选择的视角，图3A可示出没有被图3B示出的构件，反之亦然。在图3A和3B的示例中，装置300以总体的方式示出，且可包括为了简单起见而未示出的其他构件。例如，装置300还可包括根据本公开的其他装置的一个或多个构件。类似于装置300的一个更详细的装置例如关于图4A和4B来描述。
[0050]装置300可包括载体，该载体包括第一层级LI上的第一载体部分2A和第二层级L2上的第二载体部分2B，第二层级L2不同于第一层级LI。例如，载体部分2A、2B可类似于图1的相应载体部分。装置300还可包括:化合物半导体芯片4，其可设置在第一载体部分2A的第一表面14A之上;和控制半导体芯片6，其设置在第二载体部分2B之上，且可被配置成用于控制化合物半导体芯片4。例如，半导体芯片4、6可类似于前述附图的相应半导体芯片。装置300还可包括封装材料8，所述封装材料8可覆盖化合物半导体芯片4和控制半导体芯片6。第一载体部分2A的相反于第一表面14A的第二表面14B可暴露于封装材料8。装置300还可包括多个引线2C，所述多个引线2C可电联接至化合物半导体芯片4和控制半导体芯片6中的至少一个。所述多个引线2C可从封装材料8伸出。此外，所述多个引线2C可设置在第二层级L2和第三层级L3中的至少一个上，第三层级L3可不同于第一层级LI和第二层级L2。在图3的非限制性示例中，层级L3被选择成不同于层级LI和L2。例如第三层级L3与第二层级L2之间的距离可处于大约0.5毫米-大约5毫米的范围内。装置300可类似于装置100和200，从而关于图1和图2所进行的评述也可适用于图3。
[0051 ]图4A和4B示意性地示出了根据本公开的装置400。尤其地，图4A示出了装置400的顶视图，且图4B示出了装置400的剖视侧视图。由于所选择的视角，图4A可示出没有被图4B示出的构件，反之亦然。装置400可看作是装置100-300的更详细的实施方式，从而以下所描述的装置400详细情况可同样地适用于装置100-300。
[0052]装置400可包括:化合物半导体芯片4，其可安装在第一裸片垫2A上;控制半导体芯片6，其可安装在第二裸片垫2B上；和多个引线2C。装置400还可包括导电式联接元件，所述导电式联接元件可被配置成用于电联接如图4A和4B所示的装置400的构件。例如，联接元件可相应于导线和/或线夹。在图4A和4B的示例中，联接元件以实线和长条形矩形示出。实线例如可代表导线，长条形矩形例如可代表直径增加的导线。装置400还可包括封装材料8和散热器16。散热器16可看作或不看作是装置400的一部分。
[0053]裸片垫2A、2B和所述多个引线2C可设置在不同的层级L1-L3上，如关于前述附图所描述的那样。在图4A和4B的示例中，所述多个引线2C可设置在第二层级L2和第三层级L3上。在其他示例中，所述多个引线2C可仅仅设置在第二层级L2上，或可仅仅设置在第三层级L3上。例如，裸片垫2A、2B和所述多个引线2C可以是同一引线框的一部分。在该情况下，裸片垫2A、2B和引线2C可以以合适的方式在引线框已经弯曲之前或之后形成，以使得裸片垫和引线移动至相应的层级L1-L3。包括第一裸片垫2A的层级LI可称作裸片垫层级，包括第二裸片垫2B和所述多个引线2C的可结合至导线的一部分的层级L2可称作裸片垫和导线结合层级，包括所述多个引线2C的可结合至导线的一部分的第三层级L3可称作导线结合层级。
[0054]第一裸片垫2A可至少部分地嵌入封装材料8中。在图4A和4B的示例中，第一裸片垫2A可在其下表面上暴露于封装材料8。尤其地，第一裸片垫2A的暴露的下表面和封装材料8的下表面可以是平齐的，即这些表面可设置在共同的平面中。由于这些表面的平齐设置，第一裸片垫2A的下表面可(尤其是在共同的平面中)接触散热器16。在一个示例中，第一裸片垫2A可与散热器16直接接触。在另一示例中，附加的层、例如导热膏可设置在第一裸片垫2A与散热器16之间。散热路径可从设置在第一裸片垫2A之上的电子构件沿着与第一裸片垫2A的安装表面大致垂直的方向延伸至散热器16。第一裸片垫2A可包括加大的表面，以用于安装一个或多个电子构件，例如半导体芯片。此外，第一裸片垫2A可包括可具有引线或引脚形式的长条形部分。引线可从封装材料8伸出，以便可建立安装在第一裸片垫2A上的电子构件与外部构件之间的电联接。
[0055]第二裸片垫2B可至少部分地嵌入封装材料8中。在一个示例中，第二裸片垫2B的每个表面均可由封装材料8覆盖。尤其地，第二裸片垫2B的下表面可由封装材料8覆盖，以使得第二裸片垫2B可与散热器16电绝缘，由此避免不期望的电短路。第二裸片垫2B可包括加大的表面，以用于安装一个或多个电子构件，例如半导体芯片。此外，第二裸片垫2B可包括可具有引线或引脚形式的长条形部分。引线可从封装材料8伸出，以便可建立安装在第二裸片垫2B上的电子构件与外部构件之间的电联接。
[0056]所述多个引线2C可包括可设置在第二层级L2和第三层级L3中的至少一个上的多个部分。所述多个引线2C可至少部分地从封装材料8伸出，由此提供嵌入封装材料8中的电子构件与外部构件之间的电联接。在图4A和4B所示的示例中，所述多个引线2C可包括第一部分2C’和第二部分2C"。
[0057]第一部分2C’例如可设置在第二层级L2上且可包括加大的部分，所述加大的部分可被配置成提供附加空间，以用于联接导电式联接元件。例如，所述加大的部分可用于导线结合目的。此外，第一部分2C’可包括可从封装材料8伸出的两个引线。在其他示例中，第一部分2C’的引线的数量可根据所考虑的应用场合而增加或减少。
[0058]第二部分2C可设置在第三层级L3上，且可包括可从封装材料8伸出的一个或多个引线或引脚，由此提供封装材料8的内侧与外侧之间的电连接。在图4A和4B的示例中，第二部分2C”可包括四个引线。在其他示例中，第二部分2C”的引线的数量可根据所考虑的应用场合而增加或减少。第一部分2C’和第二部分2C”的所选择的布置方式可产生装置500的不同的引线距。
[0059]第一裸片垫2A的引线、第二裸片垫2B的引线和所述多个引线2C可从封装材料8的同一表面伸出。此外，引线可平行地设置，以使得装置400例如可设置在印刷电路板(PCB)之上，例如图6所示。
[0060]化合物半导体芯片4可基于化合物半导体材料，例如氮化镓。在图4A和4B的示例中，化合物半导体芯片4可相应于功率HEMT芯片，其可包括朝向第一裸片垫2A的第一主表面上的漏电极18A、以及背向第一裸片垫2A的第二表面上的源电极18B和栅极电极18C。因此，化合物半导体芯片4可具有垂直结构。漏电极18A可电连接至第一裸片垫2A，以使得第一裸片垫2A的从封装材料8伸出的引线可提供漏电极18A与外部构件之间的电连接。源电极18B可电连接至所述多个引线2C的第一部分2C’，以便可建立源电极18B与外部构件之间的电连接。
[0061]在图4A和4B的示例中，控制半导体芯片6例如可相应于栅极驱动电路。栅极驱动器6可包括设置在背向第二裸片垫2B的主表面之上的一个或多个电接触部。电接触部中的一个或多个可例如经由一个或多个导线电连接至化合物半导体芯片4的栅极电极18C。此外，栅极驱动器6的电接触部中的一个或多个可电连接至第二裸片垫2B和所述多个引线2C的第二部分2C”中的至少一个的引线中的一个或多个。以这种方式，可建立栅极驱动器6与设置在封装材料8外侧的外部构件之间的电连接。在一个示例中，栅极驱动器6例如可连接至外脉冲宽度调制器。
[0062]在一个示例中，装置400的化合物功率HEMT 4和栅极驱动器6可形成半桥式电路的开关，如图7所述。应当理解，装置400可包括出于简单起见而未示出的其他电子构件。在一个示例中，装置400可包括可形成半桥式电路的第二开关的附加的化合物功率HEMT和附加的栅极驱动器。尤其地，附加的构件也可至少部分地由封装材料8覆盖。换言之，附加的构件可以是同一半导体封装的一部分。
[0063]图5A和5B示意性地示出了根据本公开的装置500的视图。尤其地，图5A示出了装置500的顶视图，且图5B示出了装置500的剖视侧视图。由于所选择的视角，图5A可可示出没有被图5B示出的构件，反之亦然。装置500可可看作是装置100-300的更详细的实施方式，从而以下所描述的装置500详细情况可同样地适用于装置100-300。此外，装置500可至少部分地类似于装置400。
[0064]装置400和500可代表相同的电路系统。与装置400相比，装置500的化合物半导体芯片4可具有横向结构，其中，漏电极18A、源电极18B和栅极电极18C可设置在背向第一裸片垫2A的同一表面上。此外，功率HEMT 4的源电极18B可电联接至第一裸片垫2A，且功率HEMT4的漏电极18A可电联接至所述多个引线2C的第一部分2C’。类似于装置400，第一部分2C’和第二部分2C"的所选择的布置方式可产生装置500的不同的引线距。
[0065]图6示意性地示出了根据本公开的装置600的透视图。例如，装置600可至少部分地类似于根据本公开的前述装置中的一个。装置600可包括半导体封装，所述半导体封装可包括多种电子构件，例如前述化合物半导体芯片和控制半导体芯片。图6中，装置600的电子构件由封装材料8覆盖，因而不可见。电子构件可设置在载体2之上，所述载体2可包括多个载体部分。载体2可至少部分地由封装材料8覆盖。在图6的示例中，载体2的一部分可从封装材料8伸出。载体2的伸出部分可包括孔20，所述孔20可延伸穿过载体2。在另一示例中，载体2的包括孔20的部分也可由封装材料8覆盖，其中，该孔20于是也可延伸穿过封装材料8。散热器16可附接至半导体封装的后表面，尤其附接至载体2的暴露表面，例如借助于螺钉(未示出)附接。散热器16可被看作是或不被看作是装置600的一部分。此外，多个引线2C可从封装材料8伸出。所述多个引线2C也可包括连接至半导体封装的裸片垫的引线。所述多个引线2C可被配置成提供到装置600的内部构件的电连接。半导体封装可安装在印刷电路板(PCB)22上。PCB 22可提供半导体封装600与也可安装在PCB上的其他电子构件之间的电连接。PCB22可被看作是或不被看作是装置600的一部分。
[0066]图7示出了半桥式电路700的示意图。半桥式电路700可设置在节点NI和N2之间。半桥式电路700可包括串联连接的开关SI和S2。恒定电势可施加至节点NI和N2。例如，高电势(比如10、12、18、50、110、230、500或1000V或者任何其他电势)可施加至节点NI，且低电势(例如0V)可施加至节点N2。开关SI和S2可在IkHz-1OOMHz范围内的频率下开关，但是开关频率也可在该范围之外。这意味着，在半桥的操作过程中，变化的电势可施加至设置在开关SI和S2之间的节点N3。节点N3的电势可在所述低电势至所述高电势的范围内变化。
[0067]半桥式电路700例如可实施在电子电路中，以用于转换DC电压，即所谓的DC-DC转换器。DC-DC转换器可用于将由电池或可再充电电池提供的DC输入电压转换成与下游所连接的电子电路的需求相匹配的DC输出电压。DC-DC转换器可实施成降压转换器，在所述降压转换器中，输出电压低于输入电压，或实施成升压转换器，在所述升压转换器中，输出电压高于输入电压。几MHz或更高的频率可施加至DC-DC转换器。此外，达100A或甚至更大的电流可流经DC-DC转换器。
[0068]根据本公开的装置可被配置成操作为半桥式电路或半桥式电路的至少一部分。例如，图4的装置400可被配置成操作为半桥式电路的开关。以类似的方式，根据本公开的装置可被配置成操作为任何其他桥电路或射地-基地放大电路的至少一部分。
[0069]尽管已经针对多个实施方式中的仅一个来公开了本公开的特定特征或实施例，但是，这种特征或实施例可与其他实施方式的一个或多个其他特征或实施例相组合，这对于任何给定的或特定的应用场合是期望的或有优势的。此外，即便术语“包括”、“具有”、“含有”或其其他变型被用于说明书或权利要求中，这些术语也意图以类似于术语“包括”的方式来体现包括性。并且，术语“示例性”仅意味着作为示例，而不是最佳的或最优的。还应当理解，出于简单和易于理解的目的，在此所描述的特征和/或元件以相对于彼此特定的大小被示出，且实际大小与在此所示出的相比可明显不同。
[0070]尽管在此已经示出了和描述了特定的实施例，但本领域的技术人员应该理解，在不脱离本公开的范围的情况下也可为所述特定的实施例使用各种替代和/或等同实施方式。本申请意图涵盖在此讨论的特定实施例的任何调整或变型。因此，本公开应仅由权利要求书及其等同方案限制。
【主权项】
1.一种装置，包括: 载体，其包括第一层级上的第一载体部分和第二层级上的第二载体部分，第二层级不同于第一层级； 化合物半导体芯片，其设置在第一载体部分之上； 控制半导体芯片，其设置在第二载体部分之上，且被配置成用于控制所述化合物半导体芯片;和 封装材料，其覆盖所述化合物半导体芯片和所述控制半导体芯片。2.根据权利要求1所述的装置，其特征在于，所述化合物半导体芯片设置在第一载体部分的第一表面之上，且第一载体部分的相反于第一表面的第二表面暴露于封装材料，且其中，所述控制半导体芯片设置在第二载体部分的第一表面之上，且第二载体部分的相反于第一表面的第二表面被封装材料覆盖。3.根据权利要求2所述的装置，其特征在于，第一载体部分的第二表面被配置成联接至散热器，且散热路径从所述化合物半导体芯片沿着与第一载体部分的第二表面垂直的方向延伸至所述散热器。4.根据权利要求2或3所述的装置，其特征在于，封装材料的表面与第一载体部分的第二表面平齐。5.根据前述权利要求中任一项所述的装置，其特征在于，所述化合物半导体芯片包括背向第一载体部分的表面上的第一电接触部，且所述控制半导体芯片包括背向第二载体部分的表面上的第二电接触部，且第一电接触部和第二电接触部通过导电式联接元件电联接。6.根据前述权利要求中任一项所述的装置，其特征在于，该装置还包括从封装材料伸出的多个引线，其中，所述多个引线设置在第二层级和第三层级中的至少一个上，第三层级不同于第一层级和第二层级。7.根据权利要求6所述的装置，其特征在于，该装置还包括设置在所述多个引线之上的半导体芯片。8.根据权利要求6或7所述的装置，其特征在于，第一载体部分包括从封装材料伸出的第一引线，第二载体部分包括从封装材料伸出的第二引线，其中，第一引线、第二引线和所述多个引线包括至少两个不同的引线距。9.根据权利要求6-8中任一项所述的装置，其特征在于，所述控制半导体芯片电联接至所述多个引线。10.根据权利要求6-9中任一项所述的装置，其特征在于，所述多个引线从封装材料的表面伸出，其中，该表面垂直于第一载体部分的安装表面。11.根据权利要求6-10中任一项所述的装置，其特征在于，所述多个引线中的引线彼此平行，且沿着垂直于从化合物半导体芯片至散热器延伸的散热路径的方向延伸。12.根据权利要求6-11中任一项所述的装置，其特征在于，第一载体部分、第二载体部分和所述多个引线是同一引线框的一部分。13.根据权利要求6-12中任一项所述的装置，其特征在于，所述化合物半导体芯片包括功率HEMT，功率HEMT的漏电极电联接至第一载体部分，且功率HEMT的源电极电联接至所述多个引线。14.根据前述权利要求中任一项所述的装置，其特征在于，第一层级与第二层级之间的距离处于0.5毫米-5.0毫米的范围内。15.根据前述权利要求中任一项所述的装置，其特征在于，所述载体包括延伸穿过所述载体的孔。16.根据前述权利要求中任一项所述的装置，其特征在于，所述化合物半导体芯片包括功率HEMT，且所述控制半导体芯片包括栅极驱动电路，所述栅极驱动电路被配置成用于驱动功率HEMT的栅极电极。17.根据前述权利要求中任一项所述的装置，其特征在于，所述化合物半导体芯片包括GaN基功率HHMT ο18.—种装置，包括: 引线框，其包括第一层级上的第一裸片垫、第二层级上的第二裸片垫和第三层级上的多个引线，其中，这三个层级彼此不同； 化合物半导体芯片，其设置在第一裸片垫之上;和 控制半导体芯片，其设置在第二裸片垫之上，其中，所述控制半导体芯片被配置成用于控制所述化合物半导体芯片，且所述多个引线电联接至所述化合物半导体芯片和所述控制半导体芯片中的至少一个。19.根据权利要求18所述的装置，其特征在于，该装置还包括封装材料，所述封装材料覆盖所述化合物半导体芯片和所述控制半导体芯片。20.—种装置，包括: 载体，其包括第一层级上的第一载体部分和第二层级上的第二载体部分，第二层级不同于第一层级； 化合物半导体芯片，其设置在第一载体部分的第一表面之上； 控制半导体芯片，其设置在第二载体部分之上，且被配置成用于控制所述化合物半导体芯片； 封装材料，其覆盖所述化合物半导体芯片和所述控制半导体芯片，其中，第一载体部分的相反于第一表面的第二表面暴露于所述封装材料;和 多个引线，其电联接至所述控制半导体芯片和所述化合物半导体芯片中的至少一个，其中，所述多个引线从所述封装材料伸出，且所述多个引线设置在第二层级和第三层级中的至少一个上，第三层级不同于第一层级和第二层级。21.根据权利要求20所述的装置，其特征在于，所述化合物半导体芯片包括背向第一载体部分的表面上的第一电接触部，且所述控制半导体芯片包括背向第二载体部分的表面上的第二电接触部，且第一电接触部和第二电接触部通过线夹和导线中的至少一个电联接。
【文档编号】H01L23/34GK106024773SQ201610187295
【公开日】2016年10月12日
【申请日】2016年3月29日
【发明人】R·奥特伦巴, K·席斯
【申请人】英飞凌科技奥地利有限公司