半导体器件结构的结构和形成方法
【专利摘要】本发明提供了半导体器件结构的结构和形成方法。该半导体器件结构包括位于半导体衬底上方的栅极堆叠件。该半导体器件结构也包括位于半导体衬底上方的源极/漏极结构，并且源极/漏极结构包括掺杂剂。该半导体器件结构还包括位于栅极堆叠件下方的沟道区。此外，该半导体器件结构包括围绕源极/漏极结构的半导体层。半导体层配置为防止掺杂剂进入沟道区。
【专利说明】半导体器件结构的结构和形成方法
[0001]优先权声明和交叉引用
[0002]本申请要求2015年3月30日提交的美国临时申请第62/140，241号的权益，其全部内容结合于此作为参考。
技术领域
[0003]本发明的实施例涉及集成电路器件，更具体地，涉及半导体器件结构的结构和形成方法。
【背景技术】
[0004]半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进步已经产生了多代1C。每一代IC都具有比前一代更小和更复杂的电路。然而，这些进步已经增加了处理和制造IC的复杂度。
[0005]在IC演化的过程中，功能密度(S卩，每芯片面积的互连器件的数量)通常已经增加，而几何尺寸(即，使用制造工艺可以产生的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。
[0006]然而，由于部件尺寸不断减小，制造工艺不断地变得更加难以实施。因此，形成尺寸越来越小的可靠的半导体器件是一种挑战。
【发明内容】
[0007]本发明的实施例提供了一种半导体器件结构，包括:栅极堆叠件，位于半导体衬底上方;源极/漏极结构，位于所述半导体衬底上方，其中，所述源极/漏极结构包括掺杂剂;沟道区，位于所述栅极堆叠件下方；以及半导体层，围绕所述源极/漏极结构，其中，所述半导体层配置为防止所述掺杂剂进入所述沟道区。
[0008]本发明的另一实施例提供了一种半导体器件结构，包括:栅极堆叠件，位于半导体衬底上方;源极/漏极结构，位于所述半导体衬底上方;沟道区，位于所述栅极堆叠件下方；以及半导体层，位于所述源极/漏极结构和所述半导体衬底之间，其中，所述半导体层具有面向所述沟道区的凹槽。
[0009]本发明的又一实施例提供了一种用于形成半导体器件结构的方法，包括:在半导体衬底上方形成栅极堆叠件;在所述半导体衬底中形成凹槽;在所述凹槽中形成第一半导体层;部分地去除所述第一半导体层;部分地去除所述半导体衬底，从而使得所述凹槽朝着所述栅极堆叠件下方的沟道区横向延伸;在部分地去除所述第一半导体层和所述半导体衬底之后，在所述凹槽中形成第二半导体层；以及在所述第二半导体层上方形成源极/漏极结构。
【附图说明】
[0010]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0011]图1A至图1G是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。
[0012]图2是根据一些实施例的用于形成半导体器件结构的工艺室的截面图。
[0013]图3是根据一些实施例的半导体器件结构的截面图。
【具体实施方式】
[0014]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
[0016]描述了本发明的一些实施例。图1A至图1G是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。可以在图1A至图1G中描述的阶段之前、期间和/或之后提供额外的操作。对于不同的实施例，可以替换或消除一些描述的阶段。额外的部件可以添加至半导体器件结构。对于不同的实施例，可以替换或消除下面描述的一些部件。
[0017]如图1A所示，提供半导体衬底100。在一些实施例中，半导体衬底100是诸如半导体晶圆的块状半导体衬底。例如，半导体衬底100是娃晶圆。半导体衬底100可以包括娃或诸如锗的其他元素半导体材料。在一些其他实施例中，半导体衬底100包括化合物半导体。化合物半导体可以包括砷化镓、碳化硅、砷化铟、磷化铟、其他合适的化合物半导体或它们的组入口 O
[0018]在一些实施例中，半导体衬底100包括绝缘体上半导体(SOI)衬底。可以使用注氧隔离(snrox)工艺、晶圆接合工艺、其他适用的方法或它们的组合制造SOI衬底。在一些实施例中，半导体衬底100包括鳍结构。鳍结构可以包括多个鳍。在一些实施例中，图1A中示出的结构是其中一个鳍的部分。
[0019]在一些实施例中，在半导体衬底100中形成隔离部件(未示出)。隔离部件用于限定和/或电隔离形成在半导体衬底100中和/或上方的各个器件元件。在一些实施例中，隔离部件包括浅沟槽隔离(STI)部件、硅的局部氧化(LOCOS)部件、其他合适的隔离部件或它们的组合。在一些实施例中，隔离部件由介电材料制成。介电材料可以包括氧化硅、氮化硅、氮氧化硅、氟掺杂的硅酸盐玻璃(FSG)、低k介电材料、其他合适的材料或它们的组合。
[0020]如图1A所示，根据一些实施例，在半导体衬底100上方形成包括栅极堆叠件102A和102B的栅极堆叠件。如图1A所示，在一些实施例中，在栅极堆叠件102A和102B下方形成或限定沟道区1lA和101B。沟道区1lA和1lB可以用于为随后形成的源极/漏极结构之间的载流子提供连接路径。
[0021]在一些实施例中，每个栅极堆叠件102A和102B均包括栅极介电层104和栅电极106。在一些实施例中，每个栅极堆叠件102A和102B还包括位于栅电极106上的硬掩模108。硬掩模108在栅电极106的形成期间可以用作蚀刻掩模。硬掩模108也可以在随后的工艺期间保护栅电极106。在一些实施例中，硬掩模108由氮化娃、氮氧化娃、碳化娃、氧化娃、碳氮化硅、其他合适的材料或它们的组合制成。
[0022]在一些实施例中，栅电极106包括多晶娃、金属材料、其他合适的导电材料或它们的组合。在一些实施例中，栅电极106是伪栅电极并且将由诸如金属材料的其他导电材料替换。例如，伪栅电极层由多晶硅制成。
[0023]在一些实施例中，栅极介电层104由氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的介电材料、其他合适的介电材料或它们的组合制成。高k介电材料的实例包括氧化給、氧化错、氧化铝、二氧化給-氧化铝合金、氧化給娃、氮氧化給娃、氧化給钽、氧化給钛、氧化铪锆、其他合适的高k材料或它们的组合。在一些实施例中，栅极介电层104是将在随后的栅极替换工艺中去除的伪栅极介电层。例如，伪栅极介电层是氧化硅层。
[0024]在一些实施例中，在半导体衬底100上方沉积栅极介电材料层、栅电极层和硬掩模层。可以使用化学汽相沉积(CVD)工艺、原子层沉积(ALD)工艺、物理汽相沉积(PVD)工艺、其他适用的工艺或它们的组合沉积栅极介电材料层、栅电极层和硬掩模层中的每个。然后，实施光刻工艺和蚀刻工艺以图案化硬掩模层，从而形成硬掩模108。然后通过硬掩模108限定的开口蚀刻栅极介电材料层和栅电极层。结果，形成包括栅极堆叠件102A和102B的多个栅极堆叠件。
[0025]如图1A所示，在一些实施例中，在栅极堆叠件102A和102B的侧壁上方形成密封元件109。密封元件109可以用于保护栅电极106。密封元件109也可以用于辅助轻掺杂的源极和漏极(LDS/D)区(未示出)的形成。在一些实施例中，以栅极堆叠件102A和102B与密封元件109作为掩模，离子注入工艺用于将合适的掺杂剂注入半导体衬底100内。结果，形成LDS/D区。
[0026]密封元件109可以由氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、其他合适的材料或它们的组合制成。在一些实施例中，在半导体衬底100与栅极堆叠件102A和102B上方沉积密封材料层。然后，实施诸如各向异性蚀刻工艺的蚀刻工艺以部分地去除密封材料层。结果，如图1A所示，密封材料层的剩余部分形成密封元件109。
[0027]如图1A所示，在一些实施例中，在密封元件109上方形成间隔件元件110。间隔件元件110可以由氮化硅、氮氧化硅、碳化硅、碳氮化硅、其他合适的材料或它们的组合制成。在一些实施例中，在半导体衬底100、栅极堆叠件102A和102B与密封元件109上方沉积间隔件材料层。然后，实施诸如各向异性蚀刻工艺的蚀刻工艺以部分地去除间隔件材料层。结果，如图1A所示，间隔件材料层的剩余部分形成间隔件元件110。
[0028]如图1B所示，根据一些实施例，在半导体衬底100中形成包括凹槽112的凹槽。包括凹槽112的凹槽用于包含之后将形成的源极/漏极结构。在一些实施例中，凹槽112位于半导体衬底100中并且邻近分别位于栅极堆叠件102A和102B下面的沟道区1lA和101B。如图1B所示，在一些实施例中，凹槽112在相应的栅极堆叠件的相应的沟道区下面横向延伸。在一些实施例中，凹槽112具有“V形”侧壁。
[0029]在一些实施例中，一个或多个蚀刻操作用于形成凹槽112。栅极堆叠件102A和102B与间隔件元件110在凹槽112的形成期间可以一起用作蚀刻掩模。在一些实施例中，凹槽112的形成包括实施各向异性蚀刻以蚀刻半导体衬底100。然后，通过将半导体衬底100浸入蚀刻溶液中或将蚀刻溶液施加在半导体衬底100上来实施湿蚀刻以横向扩展凹槽。结果，如图1B所示，形成凹槽112。
[0030]如图1C所示，根据一些实施例，在凹槽112中沉积第一半导体层114。在一些实施例中，第一半导体层114与半导体衬底100直接接触。在一些实施例中，第一半导体层114包括第一元素和第二元素。在一些实施例中，第一元素是硅。在一些实施例中，第二元素的原子半径大于第一元素的原子半径。在一些实施例中，第二元素是锗。在一些实施例中，第一半导体层114由硅锗制成。在一些实施例中，第一半导体层114中的锗的原子浓度在从约10%至约35%的范围内。在一些其他实施例中，第一半导体层114中的锗的原子浓度在从约15%至约30%的范围内。在一些实施例中，第一半导体层114未掺杂有诸如硼的掺杂剂。
[0031]在一些实施例中，第一半导体层114中的锗的原子浓度沿着从第一半导体层114的下部至上部的方向逐渐增加。在一些实施例中，第一半导体层114和半导体衬底100之间的界面附近的锗的原子浓度在从约15%至约20%的范围内。在一些实施例中，锗的原子浓度沿着远离第一半导体层114和半导体衬底100之间的界面的方向逐渐增加。在一些实施例中，第一半导体层114的顶面附近的锗的原子浓度在从约25%至约35%的范围内。
[0032]在一些实施例中，在由凹槽112暴露的半导体衬底100的表面上外延生长第一半导体层114。在一些实施例中，使用选择性外延生长(SEG)工艺、CVD工艺(例如，汽相外延(VPE)工艺、低压化学汽相沉积(LPCVD)工艺和/或超高真空CVD(UHV-CVD)工艺)、分子束外延工艺、其他适用的工艺或它们的组合形成第一半导体层114。
[0033]在一些实施例中，使用气体混合物形成第一半导体层114。在一些实施例中，含娃气体和含锗气体用于外延生长第一半导体层114。在一些实施例中，含硅气体包括二氯硅烷(DCS)、硅烷(SiH4)、甲基硅烷(SiCH6)、其他合适的气体或它们的组合。在一些实施例中，含锗气体包含锗烷(GeH4)、其他合适的气体或它们的组合。在一些实施例中，含锗气体的流量在第一半导体层114的生长期间逐渐增大。结果，形成了具有逐渐增大的锗的原子浓度的第一半导体层114。
[0034]如图1D所示，根据一些实施例，部分地去除第一半导体层114。如图1D所示，现在由参考字符114’表示部分地去除的第一半导体层。在一些实施例中，蚀刻工艺用于回蚀刻第一半导体层114。在一些实施例中，也去除半导体衬底100的部分。在一些实施例中，在用于部分地去除第一半导体层114的蚀刻工艺期间部分地去除半导体衬底100。换句话说，在第一半导体层114的部分去除期间发生半导体衬底100的部分去除。
[0035]如图1D所示，根据一些实施例，在蚀刻工艺之后，凹槽112朝着沟道区1lA和1lB进一步延伸。如图1D所示，凹槽112暴露半导体衬底100的部分。由于凹槽112朝着沟道区1lA和/或沟道区1lB进一步延伸，随后形成的应力源可以在沟道区1lA和/或沟道区1lB中提供更有效的应力。例如，随后形成的应力源包括源极/漏极应力源结构。由于部分地去除第一半导体层114和半导体衬底100，产生用于随后形成的第二半导体层的空间，将在之后描述第二半导体层。
[0036]在一些实施例中，使用诸如干蚀刻工艺的蚀刻工艺部分地去除第一半导体层114和半导体衬底100。图2是根据一些实施例的用于形成半导体器件结构的工艺室200的截面图。在一些实施例中，在工艺室200中外延生长第一半导体层114。在一些实施例中，也在实施第一半导体层114的生长的工艺室200中实施蚀刻工艺。在一些实施例中，在工艺室200中原位实施第一半导体层114的形成以及第一半导体层114和半导体衬底100的部分去除。因此，防止半导体器件结构被污染，因此确保完成的产品的质量。
[0037]在一些实施例中，在蚀刻工艺中使用含卤素气体。在一些实施例中，含卤素气体包括一种(或多种)含氯气体。例如，含氯气体包括氯化氢气体。在一些实施例中，蚀刻工艺的操作温度在从约400摄氏度至约700摄氏度的范围内。在一些其他实施例中，操作温度在从约500摄氏度至约600摄氏度的范围内。由于高操作温度，在蚀刻工艺期间也部分地去除半导体衬底100。
[0038]如图1E所示，根据一些实施例，第二半导体层116沉积在凹槽112中的半导体层114’和半导体衬底100的暴露表面上方。如上所述，在部分地去除第一半导体层114和半导体衬底100之后，产生允许形成第二半导体层116的空间，第二半导体层116覆盖和保护沟道区1lA和101B。
[0039]在一些实施例中，第二半导体层116与半导体层114’直接接触。在一些实施例中，第二半导体层116与半导体衬底100直接接触。在一些实施例中，第二半导体层116与沟道区1lA和/或沟道区1lB直接接触。
[0040]在一些实施例中，类似于半导体层114’，第二半导体层116也包括第一元素和第二元素。如上所述，第二元素的原子半径大于第一元素的原子半径。在一些实施例中，第二半导体层116由硅锗制成。在一些实施例中，第二半导体层116中的锗的原子浓度在从约15%至约35%的范围内。在一些其他实施例中，第二半导体层116中的锗的原子浓度在从约20%至约30%的范围内。
[0041]在一些实施例中，第二半导体层116中的锗的原子浓度沿着从第二半导体层116的下部至上部的方向逐渐增大。在一些实施例中，第二半导体层116和半导体层114’之间的界面附近的锗的原子浓度在从约15%至约20%的范围内。在一些实施例中，锗的原子浓度沿着远离第二半导体层116和半导体层114’之间的界面的方向逐渐增加。在一些实施例中，第二半导体层116的顶面附近的锗的原子浓度在从约25 %至约35 %的范围内。
[0042]在一些实施例中，在由凹槽112暴露的半导体层114’和半导体衬底100的表面上外延生长第二半导体层116。在一些实施例中，使用选择性外延生长(SEG)工艺、CVD工艺(例如，汽相外延(VPE)工艺、低压化学汽相沉积(LPCVD)工艺和/或超高真空CVD (UHV-CVD)工艺)、分子束外延工艺、其他适用的工艺或它们的组合形成第二半导体层116。在一些实施例中，在实施第一半导体层114的生长的工艺室200中形成第二半导体层116。因此，防止半导体器件结构被污染，因此确保完成的产品的质量。
[0043]在一些实施例中，使用气体混合物形成第二半导体层116。在一些实施例中，含娃气体和含锗气体用于外延生长第二半导体层116。在一些实施例中，含硅气体包括二氯硅烷(DCS)、硅烷(SiH4)、甲基硅烷(SiCH6)、其他合适的气体或它们的组合。在一些实施例中，含锗气体包含锗烷(GeH4)、其他合适的气体或它们的组合。在一些实施例中，含锗气体的流量在第二半导体层116的生长期间逐渐增大。结果，形成了具有逐渐增大的锗的原子浓度的第二半导体层116。
[0044]如图1E所示，根据一些实施例，半导体层114’和第二半导体层116—起形成半导体层119(或半导体保护层)。半导体层119配置为防止将形成在凹槽112中的源极/漏极结构中的掺杂剂进入沟道区101A。在一些实施例中，可以使用电子显微镜观察到半导体层114’和第二半导体层116之间的界面。在一些其他实施例中，使用电子显微镜不能观察到半导体层114’和第二半导体层116之间的界面。在这些情况下，使用虚线示出半导体层114’和第二半导体层116之间的界面。
[0045]如图1E所示，半导体层119具有第一部分121a和第二部分121b。图3是根据一些实施例的半导体器件结构的放大截面图。在一些实施例中，图3示出了图1E中示出的区域A的放大截面图。如图3所示，在一些实施例中，第一部分121a的厚度T1小于第二部分121b的厚度T2。在一些实施例中，厚度T1在从约Inm至约3nm的范围内。在一些实施例中，厚度T2在从约5nm至约1nm的范围内。在一些实施例中，厚度T1与厚度T2的比率(IVT2)在从约0.1至约0.6的范围内。在一些其他实施例中，比率(IVT2)在从约0.1至约0.3的范围内。
[0046]在一些实施例中，第一部分121a与沟道区1lA直接接触。在一些实施例中，第一部分121a中的诸如锗的第二元素的原子浓度大于第二部分121b中的诸如锗的第二元素的原子浓度。在一些实施例中，半导体层119中的诸如锗的第二元素的原子浓度沿着从半导体层119的底部119b至半导体层119的顶面的方向逐渐增大。
[0047]如图1E和图3所示，根据一些实施例，半导体层119具有面向沟道区1lA的凹槽123。在一些实施例中，凹槽123邻近栅极堆叠件102A。在一些实施例中，凹槽123具有“V形”侧壁或“V形”或“类似V形”轮廓。在一些实施例中，第一部分121a的表面IWS1B成凹槽123的第一侧壁，并且第二部分121b的表面11932形成凹槽123的第二侧壁。
[0048]如图1F所示，根据一些实施例，在第二半导体层116上方形成源极/漏极结构(源极结构或漏极结构)118。在一些实施例中，源极/漏极结构118突出于半导体衬底100之上。源极/漏极结构118可以用作用于给沟道区1lA和/或1lB提供应力或应变的应力源以增大载流子迀移率。在一些实施例中，半导体层119也用作辅助增大载流子迀移率的应力源。在一些实施例中，半导体层119围绕源极/漏极结构118并且用于防止源极/漏极结构118中的掺杂剂扩散到沟道区1lA内。
[0049]在一些实施例中，源极/漏极结构118是P型区。例如，源极/漏极结构118可以包括掺杂有诸如硼的P型掺杂剂的外延生长的硅锗。在一些实施例中，源极/漏极结构118中的诸如锗的第二元素的原子浓度大于半导体层119中的诸如锗的第二元素的原子浓度。在一些实施例中，源极/漏极结构118中的锗的原子浓度在从约30%至约50%的范围内。在一些其他实施例中，源极/漏极结构118中的锗的原子浓度在从约35 %至约45 %的范围内。
[0050]在一些实施例中，源极/漏极结构118中的锗的原子浓度沿着从源极/漏极结构118的下部至上部的方向逐渐增大。在一些实施例中，第二半导体层116和源极/漏极结构118之间的界面附近的锗的原子浓度在从约30%至约35%的范围内。在一些实施例中，锗的原子浓度沿着远离第二半导体层116和源极/漏极结构118之间的界面的方向逐渐增加。在一些实施例中，源极/漏极结构118的顶面附近的锗的原子浓度在从约45%至约50%的范围内。
[0051]在一些实施例中，在由凹槽112暴露的第二半导体层116的表面上外延生长源极/漏极结构118。在一些实施例中，使用选择性外延生长(SEG)工艺、CVD工艺(例如，汽相外延(VPE)工艺、低压化学汽相沉积(LPCVD)工艺和/或超高真空CVD(UHV-CVD)工艺)、分子束外延工艺、其他适用的工艺或它们的组合形成源极/漏极结构118。在一些实施例中，在实施第一半导体层114和第二半导体层116的生长的工艺室200中形成源极/漏极结构118。
[0052]在一些实施例中，使用气体混合物形成源极/漏极结构118。在一些实施例中，含硅气体和含锗气体用于外延生长源极/漏极结构118。在一些实施例中，含硅气体包括二氯硅烷(DCS)、硅烷(SiH4)、甲基硅烷(SiCH6)、其他合适的气体或它们的组合。在一些实施例中，含锗气体包含锗烷(GeH4)或其他合适的气体。在一些实施例中，含锗气体的流量在源极/漏极结构118的生长期间逐渐增大。结果，形成了具有逐渐增大的锗的原子浓度的源极/漏极结构118。
[0053]在一些实施例中，源极/漏极结构118惨杂有一种或多种合适的惨杂剂。例如，源极/漏极结构118是掺杂有硼(B)或其他合适的掺杂剂的SiGe源极/漏极部件。在一些实施例中，在用于形成源极/漏极结构118的外延生长期间原位掺杂源极/漏极结构118。
[0054]在一些实施例中，半导体层114’和第二半导体层116基本上不含源极/漏极结构118中的掺杂剂(诸如硼)ο换句话说，半导体层119不包括掺杂剂。在一些其他实施例中，当与源极/漏极结构118中的掺杂剂的量相比时，半导体层119仅包括微量的掺杂剂(诸如硼)。
[0055]在一些实施例中，第二半导体层116将沟道区1lA(或101B)与源极/漏极结构118分隔开。在一些实施例中，半导体层119的第一部分121a将沟道区1lA与源极/漏极结构118分隔开。在一些实施例中，半导体层119的第一部分121a与源极/漏极结构118直接接触。在一些实施例中，半导体层119的第一部分121a与源极/漏极结构118和沟道区1lA均直接接触。
[0056]在一些实施例中，第二半导体层116防止源极/漏极结构118中的掺杂剂(诸如硼)扩散到沟道区1lA和/或1lB内。源极/漏极结构118中的诸如硼的掺杂剂被阻止进入沟道区101A。由于半导体层119的第一部分121a的保护，可以将较高浓度的掺杂剂注入到源极/漏极结构118内。凹槽112可以朝着沟道区1lA或1lB进一步延伸。可以将更多的应变提供至沟道区1lA或101B。因此改进了半导体器件结构的性能。
[0057]如图1G所示，根据一些实施例，在源极/漏极结构118上方形成覆盖元件120。覆盖元件120可以用于保护其下方的源极/漏极结构118。覆盖元件120也可以用于形成金属硅化物部件以增强源极/漏极结构和其他导电元件之间的电连接。在一些实施例中，源极/漏极结构118与覆盖元件120直接接触。
[0058]在一些实施例中，覆盖元件120包括硅、硅锗或它们的组合。在一些实施例中，覆盖元件120基本上不包含锗。在一些实施例中，覆盖元件120由基本上纯的硅制成。
[0059]在一些实施例中，使用选择性外延生长(SEG)工艺、CVD工艺(例如，汽相外延(VPE)工艺、低压化学汽相沉积(LPCVD)工艺和/或超高真空CVD(UHV-CVD)工艺)、分子束外延工艺、其他适用的工艺或它们的组合形成覆盖元件120。在一些实施例中，在生长源极/漏极结构118的相同的工艺室200中原位形成覆盖元件120。
[0060]本发明的实施例在源极/漏极应力源结构和沟道区之间形成半导体层以防止源极/漏极应力源结构中的掺杂剂进入沟道区。由于半导体层的保护，允许将较高浓度的掺杂剂注入到源极/漏极应力源结构内。源极/漏极应力源结构可以朝着沟道区进一步延伸以给沟道区提供更多的应变。因此改进了半导体器件结构的性能。
[0061]根据一些实施例，提供了一种半导体器件结构。该半导体器件结构包括位于半导体衬底上方的栅极堆叠件。该半导体器件结构也包括位于半导体衬底上方的源极/漏极结构，并且源极/漏极结构包括掺杂剂。该半导体器件结构还包括位于栅极堆叠件下方的沟道区。此外，该半导体器件结构包括围绕源极/漏极结构的半导体层。半导体层配置为防止掺杂剂进入沟道区。
[0062]在上述半导体器件结构中，其中，所述半导体层将所述沟道区与所述源极/漏极结构分隔开。
[0063]在上述半导体器件结构中，其中，所述半导体层和所述源极/漏极结构中的每个均包括第一元素和第二元素。
[0064]在上述半导体器件结构中，其中，所述半导体层和所述源极/漏极结构中的每个均包括第一元素和第二元素，所述第一元素是硅，并且所述第二元素是锗。
[0065]在上述半导体器件结构中，其中，所述半导体层和所述源极/漏极结构中的每个均包括第一元素和第二元素，所述源极/漏极结构中的所述第二元素的原子浓度大于所述半导体层中的所述第二元素的原子浓度。
[0066]在上述半导体器件结构中，其中，所述半导体层和所述源极/漏极结构中的每个均包括第一元素和第二元素，所述源极/漏极结构中的所述第二元素的原子浓度大于所述半导体层中的所述第二元素的原子浓度，所述半导体层中的所述第二元素的原子浓度沿着从所述半导体层的底部至所述源极/漏极结构的方向逐渐增大。
[0067]在上述半导体器件结构中，其中，所述半导体层不包括所述掺杂剂。
[0068]在上述半导体器件结构中，其中，所述半导体层具有第一部分和比所述第一部分厚的第二部分。
[0069]在上述半导体器件结构中，其中，所述半导体层具有第一部分和比所述第一部分厚的第二部分，所述半导体层的所述第一部分与所述源极/漏极结构和所述沟道区直接接触。
[0070]在上述半导体器件结构中，其中，所述半导体层具有第一部分和比所述第一部分厚的第二部分，所述第一部分中的锗的原子浓度大于所述第二部分中的锗的原子浓度。
[0071]根据一些实施例，提供了一种半导体器件结构。该半导体器件结构包括位于半导体衬底上方的栅极堆叠件。该半导体器件结构也包括位于半导体衬底上方的源极/漏极结构。该半导体器件结构还包括位于栅极堆叠件下方的沟道区。此外，该半导体器件结构包括位于源极/漏极结构和半导体衬底之间的半导体层。半导体层具有面向沟道区的凹槽。
[0072]在上述半导体器件结构中，其中，所述凹槽具有V形轮廓。
[0073]在上述半导体器件结构中，其中，所述半导体层具有第一部分和比所述第一部分厚的第二部分。
[0074]在上述半导体器件结构中，其中，所述半导体层具有第一部分和比所述第一部分厚的第二部分，所述第一部分的表面形成所述凹槽的第一侧壁，并且所述第二部分的表面形成所述凹槽的第二侧壁。
[0075]在上述半导体器件结构中，其中，所述半导体层具有第一部分和比所述第一部分厚的第二部分，所述第一部分的表面形成所述凹槽的第一侧壁，并且所述第二部分的表面形成所述凹槽的第二侧壁，所述第一部分中的锗的原子浓度大于所述第二部分中的锗的原子浓度。
[0076]根据一些实施例，提供了一种用于形成半导体器件结构的方法。该方法包括在半导体衬底上方形成栅极堆叠件，以及在半导体衬底中形成凹槽。该方法也包括在凹槽中形成第一半导体层和部分地去除第一半导体层。该方法还包括部分地去除半导体衬底，从而使得凹槽朝着栅极堆叠件下方的沟道区横向延伸。此外，该方法包括:在部分地去除第一半导体层和半导体衬底之后，在凹槽中形成第二半导体层。该方法也包括在第二半导体层上方形成源极/漏极结构。
[0077]在上述方法中，其中，在部分地去除所述第一半导体层期间发生所述半导体衬底的部分去除。
[0078]在上述方法中，其中，在工艺室中原位实施所述第一半导体层的形成以及所述第一半导体层和所述半导体衬底的部分去除。
[0079]在上述方法中，其中，在所述工艺室中原位实施所述第二半导体层和所述源极/漏极结构的形成。
[0080]在上述方法中，其中，在从约400摄氏度至约700摄氏度的范围内的温度下使用含氯蚀刻剂实施所述第一半导体层和所述半导体衬底的部分去除。
[0081]上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。
【主权项】
1.一种半导体器件结构，包括: 栅极堆叠件，位于半导体衬底上方； 源极/漏极结构，位于所述半导体衬底上方，其中，所述源极/漏极结构包括掺杂剂； 沟道区，位于所述栅极堆叠件下方；以及 半导体层，围绕所述源极/漏极结构，其中，所述半导体层配置为防止所述掺杂剂进入所述沟道区。2.根据权利要求1所述的半导体器件结构，其中，所述半导体层将所述沟道区与所述源极/漏极结构分隔开。3.根据权利要求1所述的半导体器件结构，其中，所述半导体层和所述源极/漏极结构中的每个均包括第一元素和第二元素。4.根据权利要求3所述的半导体器件结构，其中，所述第一元素是硅，并且所述第二元素是锗。5.根据权利要求3所述的半导体器件结构，其中，所述源极/漏极结构中的所述第二元素的原子浓度大于所述半导体层中的所述第二元素的原子浓度。6.根据权利要求5所述的半导体器件结构，其中，所述半导体层中的所述第二元素的原子浓度沿着从所述半导体层的底部至所述源极/漏极结构的方向逐渐增大。7.根据权利要求1所述的半导体器件结构，其中，所述半导体层不包括所述掺杂剂。8.根据权利要求1所述的半导体器件结构，其中，所述半导体层具有第一部分和比所述第一部分厚的第二部分。9.一种半导体器件结构，包括: 栅极堆叠件，位于半导体衬底上方； 源极/漏极结构，位于所述半导体衬底上方； 沟道区，位于所述栅极堆叠件下方；以及 半导体层，位于所述源极/漏极结构和所述半导体衬底之间，其中，所述半导体层具有面向所述沟道区的凹槽。10.—种用于形成半导体器件结构的方法，包括: 在半导体衬底上方形成栅极堆叠件； 在所述半导体衬底中形成凹槽； 在所述凹槽中形成第一半导体层； 部分地去除所述第一半导体层； 部分地去除所述半导体衬底，从而使得所述凹槽朝着所述栅极堆叠件下方的沟道区横向延伸； 在部分地去除所述第一半导体层和所述半导体衬底之后，在所述凹槽中形成第二半导体层；以及 在所述第二半导体层上方形成源极/漏极结构。
【文档编号】H01L21/50GK106024767SQ201510798938
【公开日】2016年10月12日
【申请日】2015年11月18日
【发明人】陈隆, 郭康民, 詹文炘
【申请人】台湾积体电路制造股份有限公司