一种适用于压接式封装的igbt芯片的制作方法
【技术领域】
:
[0001]本实用新型涉及电力电子器件领域，更具体涉及一种适用于压接式封装的IGBT芯片。
【背景技术】
:
[0002]压接式IGBT结构形式源于晶闸管、GTO等传统功率器件的封装形式，不需要芯片焊接，避免了引线的绑定，可以减少电路的寄生电感；压接式IGBT模块可以双面散热，散热效率更高，可靠性更好；基于压接式IGBT模块易于串联，可以提高设备电压等级，这一特性，压接式模块被广泛应用于特高压(HVDC)、静态无功补偿(SVC)、多电平逆变器等；此外压接式IGBT模块的短路失效模式使得电网更稳定，被越来越多的应用于输电和配电，工业电机驱动或脉冲电源。压接式IGBT模块拓宽了焊接式IGBT模块的应用领域。考虑压接式应用中IGBT芯片需要承受压力(8-65kN之间)，这个压力会对芯片结构产生影响进而影响其电特性，因此针对应用于压接式封装的IGBT芯片需作特殊设计，尽量减少压力对电特性的影响。目前国际上通用的方法是在传统IGBT芯片正面电极上增加金属厚度，增加一层软金属(一般采用Ag或者Al以及Al的合金)，利用金属的延展性对芯片受力起一定缓冲作用。从常规半导体工艺加工流程上来讲，有两种方案可以选择:其一，在金属电极完成后，进行二次金属的淀积、光刻工艺、金属刻蚀来完成但是此种方法需要在第二层金属淀积前先生长一层腐蚀阻挡层(一般为SixNy)，需要增加一道光刻工艺，导致芯片加工周期延长、加工成本增高；其二，直接淀积厚金属，通过两次光刻工艺、金属刻蚀来完成，但是由于金属刻蚀一般是湿法刻蚀，两层金属的厚度不易控制，工艺精度要求较高。
【实用新型内容】:
[0003]本实用新型的目的是提供一种适用于压接式封装的IGBT芯片，对工艺精度要求低，且节省流片成本；有效降低了压力对MOS沟道的影响，保证了 IGBT的电特性。
[0004]为实现上述目的，本实用新型采用以下技术方案:一种适用于压接式封装的IGBT芯片，包括:硅衬底、设置在所述硅衬底上的场氧化层和栅氧化层、设置在所述栅氧化层上的多晶硅栅电极、设置在所述多晶硅栅电极上的隔离氧化层和设置在所述隔离氧化层上的正面金属电极EMl ;在所述隔离氧化层与所述正面金属电极EMl间设置正面金属电极EM2。
[0005]本实用新型提供的一种适用于压接式封装的IGBT芯片，所述场氧化层的厚度1000-1500nm，所述场氧化层距离多晶娃栅电极的开口 10-12 μπι。
[0006]本实用新型提供的一种用于压接式封装的IGBT芯片，所述IGBT芯片还包括设置在所述场氧化层下方的JFET区。
[0007]本实用新型提供的另一优选的一种适用于压接式封装的IGBT芯片，所述硅衬底为均匀掺杂的N型单晶硅衬底。
[0008]本实用新型提供的再一优选的一种适用于压接式封装的IGBT芯片，所述多晶硅栅电极的开口处设有P阱区；所述P阱区表面设有N阱区；在所述N阱区上方设有Spacer。
[0009]本实用新型提供的又一优选的一种适用于压接式封装的IGBT芯片，所述P阱区还设有P+型掺杂区和N+型掺杂区。
[0010]本实用新型提供的又一优选的一种适用于压接式封装的IGBT芯片，所述硅衬底的背面设有P+集电区。
[0011]本实用新型提供的又一优选的一种适用于压接式封装的IGBT芯片，所述P+集电区的下方设有背面金属电极。
[0012]本实用新型提供的又一优选的一种适用于压接式封装的IGBT芯片，所述正面金属电极EM2和EMl均为铝合金。
[0013]和最接近的现有技术比，本实用新型提供技术方案具有以下优异效果
[0014]1、本实用新型的技术方案通过在芯片正面电极上再增加一层金属Al，利用金属的延展性对芯片受力起一定缓冲作用；
[0015]2、本实用新型的技术方案两层金属采用两次生长两次光刻形成，两层金属刻蚀中间无需刻蚀阻挡层，对工艺精度要求低，节省一道光刻板，节省流片成本；
[0016]3、本实用新型的技术方案JFET区上方利用场氧化层将本区域上方的金属层垫高，是压接式封装中芯片的主要受力部分，距离MOS沟道有一定距离(约10-12 μ m)，有效降低了压力对MOS沟道的影响；
[0017]4、本实用新型的技术方案保证了 IGBT的电特性。
【附图说明】
[0018]图1为本实用新型的压接式封装IGBT芯片受力示意图；
[0019]图2为本实用新型的适用于压接式封装的IGBT芯片纵剖面示意图；
[0020]其中，1-N型单晶硅片衬底，2-场氧化层，3-栅氧化层，4-多晶硅栅电极，5_P阱区，6-N阱区，7-Spacer结构，8_P+型掺杂区，9_N+型掺杂区，10-隔离氧化层，11-正面金属电极EM2，12-正面金属电极EMl，13-P+集电区，14-背面金属电极C，15-JFET区。
【具体实施方式】
[0021]下面结合实施例对实用新型作进一步的详细说明。
[0022]实施例1:
[0023]本例的实用新型提供的一种适用于压接式封装的IGBT芯片，包括如图2所示，包括:N型单晶硅片衬底1、设置在所述硅衬底上的场氧化层2和栅氧化层3、设置在所述栅氧化层3上的多晶硅栅电极4、设置在所述多晶硅栅电极4上的隔离氧化层10和设置在所述隔离氧化层10上的正面金属电极EMl 12 ;在所述隔离氧化层10与所述正面金属电极EMl 12间设置正面金属电极EM211。
[0024]所述场氧化层2的厚度1000-1500nm，所述场氧化层2距离多晶硅栅电极4的开口 10-12 μπι。所述IGBT芯片还包括设置在所述场氧化层2下方的JFET区。所述多晶硅栅电极4的开口处设有P阱区5 ;所述P阱区5表面设有N阱区6 ;在所述N阱区6上方设有Spacer7o所述P阱区5还设有P+型掺杂区8和N+型掺杂区9。所述硅衬底的背面设有P+集电区13。所述P+集电区13的下方设有背面金属