封装叠加型堆叠封装的制作方法
【技术领域】
[0001 ]各种实施方式一般涉及半导体封装，并且更具体地，涉及通过使封装进行堆叠而实现的封装叠加型堆叠封装。
【背景技术】
[0002]随着电子产品逐渐小型化和高功能化，需要具有大容量的半导体芯片来满足期望功能，因此，需要在小型化的电子产品上安装更多数量的半导体芯片。在这方面，用于制造具有大容量的半导体芯片或者在有限空间中安装更多数量的半导体芯片的技术无法提供帮助，而是具有局限性。
[0003]最近的趋势致力于将更多数量的半导体芯片嵌入到一个封装中或者堆叠两个或更多个半导体芯片。在这种情况下，正在开发在即使嵌入一个或更多个半导体芯片或者堆叠两个或更多个封装也不增加封装总厚度的情况下改善电特性的各种技术。
【实用新型内容】
[0004]在实施方式中，一种堆叠封装，其特征在于，该堆叠封装可以包括:底部封装，所述底部封装具有第一半导体芯片和第一连接构件；以及顶部封装，所述顶部封装设置在所述底部封装上方，并且具有第二半导体芯片和第二连接构件，所述第二连接构件与所述第一连接构件电联接。所述底部封装包括中介层，所述中介层具有沿着上表面的边缘布置的多个电极。所述底部封装还包括多个第一接合指，所述第一接合指通过与所述中介层的边缘分开来布置。所述底部封装还包括第一半导体芯片，所述第一半导体芯片设置在所述中介层的上表面上方以暴露所述电极，并且所述第一半导体芯片具有在另一个上表面上方布置的多个第一接合焊盘。所述底部封装还包括第一接合线，所述第一接合线将所述第一接合焊盘和所述电极电联接。所述底部封装还包括第二接合线，所述第二接合线将所述电极和所述第一接合指电联接。所述底部封装还包括第一密封构件，所述第一密封构件形成为覆盖所述第一接合指、所述中介层和所述第一半导体芯片二者的上表面和侧表面以及所述第一接合线和所述第二接合线，并且具有暴露所述第二接合线的部分的通孔。
[0005]所述第一半导体芯片包括逻辑芯片，并且所述第二半导体芯片包括存储器芯片。
[0006]当所述中介层和所述第一半导体芯片具有四边形板状时，所述第一接合指按照围绕所述中介层的四个边缘的形式来布置，并且所述电极和所述第一接合焊盘沿着所述中介层和所述第一半导体芯片二者的上表面的四个边缘来布置。
[0007]所述通孔具有下直径小于上直径的形状。
[0008]所述第一连接构件分别插入到所述通孔中并且与所述第二接合线的暴露的部分电联接。
[0009]所述第一连接构件包括焊球。
[0010]所述焊球的直径小于所述通孔的上直径且大于所述通孔的下直径。
[0011]所述焊球位于所述通孔中的下部中，并且所述焊球被设置为使得所述焊球的部分伸出到所述底部封装的下表面的外面。
[0012]所述第二连接构件分别插入到所述底部封装的所述通孔中，并且与所述第一连接构件电联接。
[0013]所述顶部封装包括:基板，所述基板具有上表面和与所述上表面远离面对的下表面，并且包括在所述上表面上方布置的第二接合指和在所述下表面上方布置外部电极，所述外部电极与所述第二接合指电联接并且与所述第二连接构件电联接;第二半导体芯片，所述第二半导体芯片设置在所述基板的上表面上方以暴露所述第二接合指，并且所述第二半导体芯片具有在该第二半导体芯片的上表面上方布置的多个第二接合焊盘;第三接合线，所述第三接合线将所述第二接合焊盘和所述第二接合指电联接；以及第二密封构件，所述第二密封构件形成在所述基板的上表面上方以覆盖所述第二半导体芯片和所述第三接合线。
[0014]所述第二连接构件包括焊球或焊膏。
【附图说明】
[0015]图1是例示了根据实施方式的封装叠加型堆叠封装的截面图。
[0016]图2是例示了在根据实施方式的封装叠加型堆叠封装中部分去除了第一密封构件的状态下的底部封装的平面图。
[0017]图3是解释用于制造根据实施方式的封装叠加型堆叠封装的底部封装的方法的截面图。
[0018]图4是解释用于制造根据实施方式的封装叠加型堆叠封装的顶部封装的方法的截面图。
[0019]图5是解释用于制造根据实施方式的封装叠加型堆叠封装的方法的截面图。
[0020]图6是例示应用根据实施方式的封装叠加型堆叠封装的电子系统的示例代表的框图。
[0021]图7是例示了包括根据实施方式的封装叠加型堆叠封装的存储卡的示例代表的框图。
【具体实施方式】
[0022]接下来，参照附图通过实施方式的各种示例将在下文中描述封装叠加型堆叠封装及其制造方法。各种实施方式致力于实现底部封装的低轮廓并由此减小总厚度的封装叠加型堆叠封装及其制造方法。
[0023]参照图1，根据实施方式的封装叠加型堆叠封装100可以包括底部封装100A以及在底部封装100A上堆叠的顶部封装100B。
[0024]在实施方式中，底部封装100A可以被构造成没有基板。底部封装100A还可以包括第一接合指12、中介层(interposer)20、第一半导体芯片30、接合线42和接合线44、第一密封构件46以及第一连接构件48。另外，底部封装100A还可以包括插在中介层20和第一半导体芯片30之间的第一粘合构件40。
[0025]第一接合指12可以被形成为诸如金属的导电材料的图案。可以按照从中介层20的边缘分开预定距离的方式来布置多个第一接合指12。例如，当中介层20具有如图2中所示的四边形板状时，可以以规律的间隔布置第一接合指12以围绕中介层20的四个边缘。与此不同，虽然没有示出，但是也可以将多个第一接合指布置成仅与中介层20的相反边缘相邻。
[0026]第一接合指12可以具有可经由第二接合线44电联接的尺寸。多个第一接合指12可以以规律的间隔被布置为从中介层20的四个边缘分开以允许用于暴露第二接合线44的部分的通孔V足以形成在第一密封构件46中。
[0027]作为第一接合指12和第一半导体芯片30之间的连接介质的中介层20可以具有大致四边形板状。具有这种四边形板形状的中介层20具有上表面20a和下表面20b。中介层20还可以包括至少对应于第一接合指12的数量的沿着上表面20a的四个边缘布置的多个电极22。可以在中介层20的上表面20a上设置电极22。与此不同，电极22可以被设置成具有嵌入在中介层20中的形状，并且电极22的一个表面暴露在中介层20的上表面20a上。电极22可以包括设置成与第一半导体芯片30相邻的一端22-1以及从一端22-1朝向中介层20的边缘延伸的另一端22-2。
[0028]第一半导体芯片30可以是逻辑芯片。与此不同，第一半导体芯片30可以是存储器芯片。第一半导体芯片30可以被形成为具有上表面30a和背离上表面30a的下表面30b的四边形板状。第一半导体芯片30可以包括沿着上表面30a的四个边缘布置的多个第一焊盘32。与此不同，在仅沿着中介层20的上表面20a的相反两边缘布置电极22的情况下，可以仅沿着第一半导体芯片30的上表面30a的与电极22相邻的两个边缘来布置第一焊盘32。这种第一半导体芯片30可以按照面朝上类型设置在中介层20的上表面20a的中心部分上，使得第一半导体芯片30的下表面30b面向中介层20的上表面20a并且暴露电极22。可以通过第一粘合构件40的介质将第一半导体芯片30固定至中介层20的上表面20a的中心部分。
[0029]可以通过线接合处理来形成第一接合线42以将第一半导体芯片30的第一焊盘32和中介层20的电极22的与第一接合焊盘32相邻设置的一端22-1互相连接。可以通过线接合处理来形成第二接合线44以将中介层20的电极22的与第一接合线42电联接的另一端22-2和与电极22的另一端22-2相对应地设置的第一接合指12互相连接。
[0030]形成第一密封构件46来保护第一半导体芯片30免受外部影响。第一密封构件46例如可以由EMC(环氧树模制化合物)制成。这种第一密封构件46可以形成为覆盖第一接合指12、中介层20的上表面20a和第一半导体芯片30的上表面30a以及中介层20和第一半导体芯片30的侧表面、以及第一接合线42和第二接合线44。此外，第一密封构件46可以包括形成为分别暴露第二接合线44的部分的多个穿塑孔(TMV:through-mold via)或通孔V。
[0031]在实施方式中，如图1所示，通孔V可以形成为下直径比上直径小的形状。可以理解，这是为了允许由焊球构造的第一连接构件48稳定地插入和安装在通孔V中。与此不同，虽然没有示出，但是也可以按照每个通孔V的顶端和底端具有相同直径的方式来形成通孔V。通孔V可以被形成为布置成如图2所示的锯齿形图案。
[0032]第一连接构件48形成为将顶部封装100B和外部电路电联接。第一连接构件48例如可以由焊球来构造。由焊球构造的第一连接构件48被分别插入到通孔V中。第一连接构件48可以与第二接合线44在各通孔V中暴露的部分电联接。构造第一连接构件48的焊球可以形成为例如具有小于通孔V的上直径且大于通孔V的下直径的直径。根据这个事实，由焊球构造的第一连接构件48位于在各通