半导体结构及nldmos器件的制作方法
【技术领域】
[0001]本实用新型涉及半导体领域，且特别涉及一种半导体结构及NLDMOS器件。
【背景技术】
[0002]BCD工艺为在同一芯片上制作双极晶体管(Bipolar Junct1n Transistor，BJT)、互补型金属氧化物半导体(CMOS)、扩散金属氧化物半导体(DMOS)的工艺。在B⑶工艺中为缩短NLDMOS器件的沟道长度，降低导通电阻，在源端采用了自对准注入的P型本体。但在
0.1Sum及更先进工艺中，受限于多晶硅厚度或其对杂质注入的阻挡能力，使NLDMOS器件的开启电压对P型本体的注入剂量非常敏感，工艺不稳定，且沟长较长，导通电阻依旧较大。
[0003]在现有NLDMOS器件的制作过中，P型本体的注入如图1所示。由于离子注入具有一定的角度，由于多晶硅层300’对杂质注入的阻挡能力较弱，而光刻胶500’对杂质注入的阻挡能力更弱，图1中粗黑线所示的注入线刚好能够斜向穿透光刻胶500’及多晶硅层300’，从而在硅衬底100’中形成了一个较长的沟道区L’，大幅度增加了NLDMOS器件的导通电阻。
【实用新型内容】
[0004]本实用新型为了克服现有NLDMOS器件因注入形成较长的沟道区从而具有较大的导通电阻的问题，提供一种可减小注入时沟长进而降低导通电阻的半导体结构及NLDMOS器件。
[0005]为了实现上述目的，本实用新型提供一种半导体结构包括硅衬底、形成在硅衬底一侧的场氧化层和栅氧化层;形成在场氧化层和栅氧化层上方的多晶硅层;形成在多晶硅层上方的阻挡层，阻挡层对杂质的阻挡能力大于多晶硅层；以及形成在阻挡层上的掩膜层。掩膜层上具有至少一个窗口，经光刻后至少一个窗口暴露出娃衬底一侧的表面，以栅氧化层、多晶硅层、阻挡层和掩膜层为掩膜在至少一个窗口处对硅衬底进行离子注入。
[0006]于本实用新型一实施例中，阻挡层为氮化硅层，阻挡层的厚度为1000埃?10000埃。
[0007]于本实用新型一实施例中，半导体结构还包括缓冲层，缓冲层形成在多晶硅层和阻挡层之间，缓冲层的厚度为50埃?200埃。
[0008]于本实用新型一实施例中，缓冲层为硅化物层。
[0009]于本实用新型一实施例中，缓冲层为二氧化硅层。
[0010]相对应的，本实用新型还提供一种NLDMOS器件，NLDMOS器件的制作过程中包括上述任一项所述的半导体结构。
[0011]综上所述，本实用新型提供的半导体结构及NLDMOS器件与现有技术相比，具有以下优点:
[0012]通过在多晶硅上形成阻挡层，阻挡层的杂质阻挡能力大于多晶硅层，在NLDMOS器件的制作过程中，当通过窗口进行具有一定角度的离子注入时，阻挡层对注入的离子进行阻挡，减小斜向穿透掩膜层、阻挡层和多晶硅层进入硅衬底的离子，从而有效缩短在离子注入过程中沿横向扩展的沟道区，达到降低NLDMOS器件导通电阻的目的。
[0013]为避免多晶硅层和阻挡层之间因晶格失配而产生过大的应力，设置在阻挡层和多晶硅层之间具有缓冲层。为与多晶硅层晶格匹配，设置缓冲层为硅化物层。
[0014]为让本实用新型的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
【附图说明】
[0015]图1所示为现有的NLDMOS器件在进行离子注入时的结构示意图。
[0016]图2所示为本实用新型一实施例提供的半导体结构的结构示意图。
[0017]图3所示在制作NLDMOS器件是在图2的结构上进行离子注入的结构示意图。
【具体实施方式】
[0018]如图1所示，由于多晶硅的晶向排列不规则，其对杂质的阻挡能力较弱，而光刻胶的阻挡效果更差，因此在进行NLDMOS器件制作过程中，当进行具有一定角度的离子注入时，注入的离子很容易斜向穿透光刻胶、多晶硅层和栅氧化层进入硅衬底(如图1中粗黑线所示)并在硅衬底上形成较长的横向扩展沟道L’。该较长的横向扩展沟道大大增加了 NLDMOS器件的导通电阻，从而对NLDMOS器件的开启电压造成很大的影响。
[0019]有鉴于此，申请经过研究后提供一种可更好的对注入的离子进行阻挡从而减小横向扩展沟道的半导体结构。该半导体结构包括娃衬底1 O、形成在娃衬底一侧的场氧化层200和栅氧化层700。形成在场氧化层200和栅氧化层700上方的多晶硅层300，形成在多晶硅层300上方的阻挡层400，阻挡层400对杂质的阻挡能力大于多晶硅层300;以及形成在阻挡层400上的掩膜层500。掩膜层500上具有至少一个窗口，经光刻后至少一个窗口暴露出娃衬底100—侧的表面，以栅氧化层700、多晶硅层300、阻挡层400和掩膜层500为掩膜在至少一个窗口处对硅衬底100进行离子注入。
[0020]于本实施例中，所述掩膜层500为光刻胶层。然而，本实用新型对此不作任何限定。
[0021]如图2所示，本实施例提供的半导体结构通过在多晶硅层300和掩膜层500之间增加对注入离子具有更强阻挡能力的阻挡层400，阻挡层400可减小斜向穿透离子，从而达到缩短横向扩展沟道的目的(图2中沟道L的长度远远小于图1中沟道的长度L ’)，进而达到降低注入时导通电阻。于本实施例中，阻挡层400为氮化硅层，阻挡层400的厚度为5000埃。然而，本实用新型对阻挡层400的具体材料不作任何限定，厚度可为1000埃?10000埃内的其它值。
[0022]由于多晶硅层300和氮化硅之间晶格相差较大，两者之间晶格不匹配从而造成较大的应力，为解决该问题，于本实施例中，多晶硅层300和阻挡层400之间还设置有缓冲层600，缓冲层600的厚度为50埃?200埃。于本实施例中，缓冲层600为二氧化硅层。然而，本实用新型对此不作任何限定。于其它实施例中，缓冲层600可为其它硅化物层。
[0023]相对应的，本实用新型还提供一种NLDMOS器件，该NLDMOS器件在制作过程中包括本实施例提供的半导体结构。
[0024]综上所述，通过在多晶硅上形成阻挡层，阻挡层的杂质的阻挡能力大于多晶硅层，在NLDMOS器件的制作过程中，当通过窗口进行具有一定角度的离子注入时，阻挡层对注入的离子进行阻挡，减小斜向穿透掩膜层、阻挡层和多晶硅层进入硅衬底的离子，从而有效缩短在离子注入过程中沿横向扩展的沟道区，达到降低NLDMOS器件导通电阻的目的。
[0025]为避免多晶硅层和阻挡层之间因晶格失配而产生过大的应力，设置在阻挡层和多晶硅层之间具有缓冲层。为与多晶硅层晶格匹配，设置缓冲层为硅化物层。
[0026]虽然本实用新型已由较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟知此技艺者，在不脱离本实用新型的精神和范围内，可作些许的更动与润饰，因此本实用新型的保护范围当视权利要求书所要求保护的范围为准。
【主权项】
1.一种半导体结构，其特征在于，包括: 硅衬底； 形成在硅衬底一侧的场氧化层和栅氧化层； 形成在场氧化层和栅氧化层上方的多晶硅层； 形成在多晶硅层上方的阻挡层，所述阻挡层对杂质的阻挡能力大于多晶硅层，以及形成在阻挡层上的掩膜层，所述掩膜层上具有至少一个窗口，经光刻后所述至少一个窗口暴露出硅衬底一侧的表面，以栅氧化层、多晶硅层、阻挡层和掩膜层为掩膜在所述至少一个窗口处对硅衬底进行离子注入。2.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层为氮化硅层，所述阻挡层的厚度为1000埃?10000埃。3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括缓冲层，所述缓冲层形成在多晶硅层和阻挡层之间，所述缓冲层的厚度为50埃?200埃。4.根据权利要求3所述的半导体结构，其特征在于，所述缓冲层为硅化物层。5.根据权利要求4所述的半导体结构，其特征在于，所述缓冲层为二氧化硅层。6.一种NLDMOS器件，其特征在于，在所述NLDMOS器件的制作过程中包括如权利要求1?5任一项所述的半导体结构。
【专利摘要】本实用新型提供一种半导体结构及NLDMOS器件,包括硅衬底、形成在硅衬底一侧的场氧化层和栅氧化层；形成在场氧化层和栅氧化层上方的多晶硅层；形成在多晶硅层上方的阻挡层，阻挡层对杂质的阻挡能力大于多晶硅层；以及形成在阻挡层上的掩膜层。掩膜层上具有至少一个窗口，经光刻后至少一个窗口暴露出硅衬底一侧的表面，以栅氧化层、多晶硅层、阻挡层和掩膜层为掩膜在至少一个窗口处对硅衬底进行离子注入。
【IPC分类】H01L29/06, H01L29/78
【公开号】CN205282481
【申请号】CN201521098053
【发明人】韩广涛, 陆阳, 黄必亮, 周逊伟
【申请人】杰华特微电子（杭州）有限公司
【公开日】2016年6月1日
【申请日】2015年12月24日