ESD保护电路的制作方法

本发明涉及电子电路，更具体地，涉及具有静电放电(ESD，electrostatic discharge)保护的电子电路。

背景技术：

当静电源(如，人体)与集成电路(IC,integrated circuit)接触时，由于可能出现持续时间极短而电压值高达几千伏特的ESD(静电放电，electrostatic discharge)脉冲，集成电路可能会因该ESD脉冲而遭受损坏。现有技术中，为保护耦接于第一节点和第二节点之间的集成电路(下文称作被保护电路)免受ESD损坏，常在该第一节点与第二节点之间放置ESD保护电路。然而，传统的ESD保护电路在某些情形下不能区分被保护电路是在正常工作还是遭遇了ESD事件，当被保护电路处于正常工作时，该ESD保护电路会被误触发，从而在第一节点和第二节点之间形成电流通路放电。例如，当被保护电路耦接于输入/输出焊盘(I/O pad,input/output pad)与接地焊盘时，在I/O焊盘处进行的正常快速开关操作(例如，热插拔操作)会产生快速上升的电压脉冲，这和ESD情形相似，因而这样的正常快速开关操作会被错误地检测成ESD事件。

因此，需要一种至少可以解决上述误触发问题的ESD保护电路。

技术实现要素：

依据本发明实施例的一个方面，提出了一种用于保护被保护电路的ESD保护电路。该被保护电路耦接于第一节点和第二节点之间。其中，ESD保护电路包括放电电路和控制电路。放电电路用于在第一节点和第二节点之间提供电流通路以选择性地从第一节点向第二节点放电。控制电路在出现ESD事件时控制放电电路导通电流通路，且在被保护电路电路正常工作时控制放电电路关断电流通路。

依据本发明实施例的另一个方面，提出了一种用于保护被保护电路的ESD保护电路。该被保护电路耦接于第一节点和第二节点之间。其中，ESD保护电路包括放电电路和控制电路。放电电路用于在第一节点和第二节点之间提供电流通路以选择性地从第一节点向第二节点放电。控制电路在出现ESD事件时控制放电电路导通电流通路，且在被保护电路电路正常工作时控制放电电路关断电流通路。其中，控制电路包括去能电路和触发电路。去能电路具有输出端，去能电路根据被保护电路的状态在输出端产生去能信号。触发电路耦接至去能电路以接收去能信号并根据去能信号产生触发信号以控制放电电路。当去能信号指示被保护电路处于正常工作状态时，触发信号处于无效状态以控制放电电路关断电流通路。

利用本发明实施例提出的ESD保护电路一方面能够保护被保护电路免于遭受ESD损坏；另一方面，当被保护电路处于正常工作情形时，由于电流无法流过放电电路，可以防止ESD保护电路被误触发。

附图说明

图1示出依据本发明一个实施例的用于保护被保护电路101的ESD保护电路100；

图2示出依据本发明另一实施例的用于保护被保护电路201的ESD保护电路200；

图3示出图2中当被保护电路201处于正常工作时ESD保护电路200的部分波形图；

图4示出当出现ESD事件时ESD保护电路200的部分波形图；

图5示出依据本发明另一实施例的在放电电路502中采用P型器件的ESD保护电路500；

图6示出依据本发明另一实施例的去能电路600。

具体实施方式

下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

图1示出依据本发明一个实施例的用于保护被保护电路101的ESD保护电路100。如图1所示，被保护电路101耦接于节点A和B之间。本领域普通技术人员应当理解，被保护电路101也可称作核心电路、内部电路、集成电路或其它合适的术语。另外，本领域普通技术人员还应当理解，术语“耦接”在全文中视情况可能表示“直接连接”或“间接连接”。在一个实施例中，节点A可能包括输入/输出焊盘(I/O pad)，而节点B可能包括接地焊盘(ground pad)。当然，本领域普通技术人员应当理解，在其它实施例中，节点A和B可能是任何类型合适的焊盘(如，I/O焊盘、电源焊盘、接地焊盘等等)的组合，只要这两个焊盘之间可能出现ESD事件。

进一步参考图1，ESD保护电路100示例性地包括放电电路102和控制电路103。放电电路102耦接于节点A和B之间以选择性地为节点A和B之间提供放电电流通路，以保护被保护电路101免受ESD损坏。

控制电路103用于检测ESD事件以及被保护电路101的状态，即被保护电路101是否处于正常工作中，进而根据检测结果控制放电电路102。在出现ESD事件时，控制电路103控制放电电路102导通电流通路以释放ESD能量；而当被保护电路101处于正常工作中时，控制电路103控制放电电路102关断电流通路。本领域普通技术人员应当理解，在全文中，“导通电流通路”是指电流通路建立，允许电流通过；而“关断电流通路”是指电流通路被切断，电流不能从电流通路中流过。

这样，ESD保护电路100能够保护被保护电路101免于遭受ESD损坏。而且，当被保护电路101处于正常工作中时，即使出现可能会被当作是ESD事件的正常操作，由于电流无法流过放电电路102，从而可以防止误触发ESD保护电路100。

在图1所示的实施例中，控制电路103示例性地包括触发电路131和去能电路132。去能电路132包括输出端。去能电路132根据被保护电路101的状态在输出端产生去能信号DIS。其中，被保护电路101的状态是指被保护电路101处于正常工作中还是未处于正常工作中。触发电路131耦接至去能电路132以接收去能信号DIS。触发电路131进一步根据该去能信号DIS产生触发信号TRI以控制放电电路102。其中，当去能信号DIS指示被保护电路101处于正常工作中时，触发信号TRI处于无效状态，以关断放电电路102。在一个实施例中，去能电路132还根据是否检测到ESD事件来产生去能信号DIS。在这样的实施例中，当去能信号DIS指示出现了ESD事件时，触发信号TRI处于有效状态，以导通放电电路102。本领域普通技术人员应当理解，在全文中，放电电路“导通”/“关断”是指放电电路提供的电流通路“导通”/“关断”。

图2示出依据本发明另一实施例的用于保护被保护电路201的ESD保护电路200。其中，被保护电路201耦接于节点A和B之间。被保护电路201具有和图1所示被保护电路101类似的结构，因此，为简洁之目的，此处不再对被保护电路201的结构进行描述。

如图2所示，ESD保护电路200包括放电电路202和控制电路203。放电电路202示例性地包括N型金属氧化物半导体效应晶体管(MOSFET)M，其中，MOSFET M具有第一端、第二端和控制端。在一个实施例中，MOSFET M的第一端包括漏极，MOSFET M的第二端包括源极。MOSFET M的第一端耦接至节点A(在图2所示实施例中，节点A可示例性地包括I/O焊盘)，而MOSFET M的第二端耦接至节点B(在图2所示实施例中，节点B可示例性地包括接地焊盘)。本领域普通技术人员应当理解，图2所示的N型MOSFET只是示例性的，其不应被用于限制本发明，在其它实施例中，放电电路202可以包括任何合适的、可控制其导通与关断的开关，例如，三极管或驱动型金属氧化物半导体场效应晶体管(DrMOS)等。本领域普通技术人员还应当理解，如下文图5所示实施例所示，放电电路202可以包括P型器件。

控制电路203示例性地包括触发电路231和去能电路232。去能电路232示例性地包括第一输入端，其耦接至节点A以接收节点A上存在的信号SA。信号SA可能是被保护电路201正常工作时的工作信号，例如，提供至被保护电路201的输入信号或被保护电路201生成的输出信号，又或者是用于给被保护电路201的内部元器件供电的供电信号。信号SA也可能是出现ESD事件时包括一个或多个ESD脉冲的ESD信号。去能电路232还示例性地包括第二输入端和输出端。其中，去能电路232的第二输入端接收指示被保护电路201状态的指示信号IND。其中，被保护电路201的状态是指被保护电路201是处于正常工作中还是未处于正常工作中。去能电路232将节点A处的信号SA与指示信号IND进行比较，并基于比较结果在输出端输出信号SA或指示信号IND以作为去能信号DIS。在一个实施例中，指示信号IND为高电平则表明被保护电路201处于正常工作中，在这样的实施例中，去能电路232在输出端输出信号SA或指示信号IND两者中具有较高电压值的那个信号。即，当信号SA的电压值高于指示信号IND的电压值时，去能电路232输出信号SA；当指示信号IND的电压值高于信号SA的电压值时，去能电路232输出指示信号IND。在一个实施例中，在被保护电路201正常工作时，去能电路232的第二输入端耦接至用于驱动被保护电路201内部元器件的供电信号(具有如5V的电压值)。在另一实施例中，当被保护电路201不是处于正常工作时，去能电路232的第二输入端可能浮置或接地。

如图2所示，去能电路232示例性地包括第一P型MOSFET M1和第二P型MOSFET M2。其中，MOSFET M1包括第一端(如漏极)、第二端(如源极)和控制端。其中，MOSFET M1的第一端耦接至去能电路232的第二输入端且MOSFET M1的控制端耦接至节点A。MOSFET M1在其第一端接收指示信号IND且在其控制端接收节点A处的信号SA。MOSFET M2包括第一端(如漏极)、第二端(如源极)和控制端。其中，MOSFET M2的第一端耦接至节点A，MOSFET M2的第二端耦接至MOSFET M1的第二端且作为去能电路232的输出端，MOSFET M2的控制端耦接至MOSFET M1的第一端。MOSFET M2分别在其控制端和第一端接收指示信号IND和信号SA并在其第二端提供去能信号SA。当指示信号IND高于节点A处的信号SA时，例如，IND＝5V，SA＝0V，则由于MOSFET M1的栅源电压低于其为负值的阈值电压，MOSFET M1导通；且由于MOSFET M2的栅源电压高于其为负值的阈值电压，MOSFET M2关断。这样，去能信号DIS为指示信号IND。换句话说，去能信号DIS等于指示信号IND。相反，当指示信号IND小于节点A处的信号SA时，如IND＝0V，SA＝3V，则由于MOSFET M1的栅源电压高于其为负值的阈值电压，MOSFET M1关断；且由于MOSFET M2的源电压低于其为负值的阈值电压，MOSFET M2导通。这样，去能信号DIS为节点A处的信号SA。从上述分析可知，包括MOSFET M1和M2的去能电路232输出指示信号IND和信号SA两者中具有较大电压值的那个信号。

应当理解，MOSFET M1和M2只是示例性的，其不应用于限制本发明，在其它实施例中，MOSFET M1和M2可以由其它合适的元器件取代，如BJT、IGBT等。另外，在其它实施例中，P型MOSFET也可以由N型MOSFET代替。

触发电路231示例性包括计时器2311和缓冲器2312。计时器2311耦接于去能电路232的输出端和节点B之间，用于设定放电电路导通的时间和ESD放电时间。缓冲器2312耦接于去能电路232的输出端和节点B之间，用于驱动放电电路202的MOSFET M。

在图2所示实施例中，计时器2311示例性地包括电阻R和电容C。电阻R具有第一端和第二端，其中，电阻R的第一端耦接至去能电路232的输出端。电容C具有第一端和第二端，其中，电容C的第一端耦接至电阻R的第二端，电容C的第二端耦接至节点B。电阻R的第二端和电容C的第一端耦接在一起作为计时器2311的输出端以提供计时信号V_RC。

缓冲器2312示例性地包括P型MOSFET M3和N型MOSFET M4。MOSFET M3具有耦接至去能电路232的输出端的第一端(如源极)，MOSFET M3还具有第二端(如漏极)和耦接至计时器2311输出端以接收计时信号V_RC的控制端。MOSFET M4具有第一端(如漏极)、第二端(如源极)和控制端，其中，MOSFET M4的第一端耦接至MOSFET M3的第二端，MOSFET M4的第二端耦接至节点B，MOSFET M4的控制端耦接至计时器2311的输出端以及MOSFET M3的控制端。MOSFET M3的第二端和MOSFET M4的第一端耦接在一起以作为缓冲器2312的输出端以输出触发信号TRI来导通或关断放电电路202提供的电流通路。

图3示出图2中当被保护电路201处于正常工作时ESD保护电路200的部分波形图。图4示出当出现ESD事件时ESD保护电路200的部分波形图。图3和图4中所示的波形包括指示信号IND、节点A处的信号SA、触发信号TRI和流过放电电路202的电流I_M。

接下来，将结合图2至图4对ESD保护电路200的工作过程进行详细描述。如图3所示，被保护电路201在正常工作时，指示信号IND保持在高电平状态HI(例如，5V)。另外，当被保护电路201出现正常操作时，例如，热插拔操作，节点A处会出现脉冲(具有如3或4V的电压值)，该脉冲即为节点A处的信号SA。这样，由于指示信号IND的电压值高于信号SA的电压值，去能电路232输出指示信号IND作为去能信号DIS，即DIS＝IND。计时信号V_RC跟随去能信号DIS，因而计时信号V_RC基本上等于指示信号IND，从而导通MOSFET M4且关断MOSFET M3，进而使MOSFET M的控制端接地。换句话说，触发信号TRI处于失效状态(0V)，从而将放电MOSFET M提供的电流通路关断，电流无法从节点A流到节点B，即流过MOSFET M的电流I_M等于0A(I_M＝0A)。从上述分析可知，当被保护电路201处于正常工作时，即使由于正常操作而出现脉冲，该脉冲也会被指示信号IND覆盖，放电电路202处于关断状态以阻止ESD保护电路201被被保护电路201的正常操作误触发。

另一方面，如图4所示，当被保护电路201未处于正常工作时，指示信号IND保持为低电平状态LO(典型地，0V)，这样，当出现ESD事件而使得节点A处出现快速上升的ESD脉冲时，去能电路232将输出信号SA作为去能信号DIS，即DIS＝SA。此时，计时信号VRC的电压最初为0V，然后逐渐升高以跟随ESD脉冲。当计时信号V_RC小于ESD脉冲的电压值与MOSFET M3的负阈值电压值之和(该和值在图4中用点线表示)时，MOSFET M3导通且MOSFET M4关断，这使得触发信号TRI跟随ESD脉冲以导通放电电路202。这样，电流I_M从节点流到节点B以释放ESD能量。

如上所述，在一些实施例中，图2所示的放电电路202包括的N型功率器件可能由P型功率器件替代。图5示出依据本发明另一实施例的在放电电路502中采用P型器件的ESD保护电路500。ESD保护电路500具有和ESD保护电路200类似的结构，因此，为简洁之目的，ESD保护电路500中和ESD保护电路200中相同的地方将不再描述，而只对其不同之处进行详细描述。如图5所示，放电电路502包括P型MOSFET M，该P型MOSFET M具有第一端(如源极)、第二端(如漏极)和控制端。MOSFET M的第一端耦接至节点A，MOSFET M的第二端耦接至节点B。计时器5311包括电阻R和电容C。电阻R具有第一端和第二端，其中，电阻R的第一端耦接至节点B。电容C具有第一端和第二端，其中，电容C的第一端耦接至电阻R的第二端，且电容C的第二端耦接至去能电路532的输出端。电阻R的第二端和电容C的第一端耦接在一起以作为计时器5311的输出端以提供计时信号V_RC。缓冲器5312根据计时信号V_RC以产生触发信号TRI来控制P型MOSFET M以使得P型MOSFET M在ESD事件出现时导通而在被保护电路501正常工作时关断。

图6示出依据本发明另一实施例的去能电路600。如图6所示，去能电路600示例性地包括第一二极管D1和第二二极管D2。第一二极管D1具有阳极和阴极，第一二极管D1的阳极耦接至节点A以接收信号SA。第二二极管D2具有阳极和阴极，其中，第二二极管D2的阴极耦接至第一二极管D1的阴极且作为去能电路600的输出端。第二二极管D2的阳极接收指示信号IND并在阴极输出去能信号DIS。当信号SA的电压值大于指示信号IND的电压值时，第一二极管D1导通且第二二极管D2关断，从而，去能信号DIS等于信号SA。相反，当指示信号IND的电压值高于信号SA的电压值时，第一二极管D1关断且第二二极管D2导通，从而，去能信号DIS等于指示信号IND。从上述分析可知，去能电路600根据信号SA和指示信号IND的电压值的大小，而输出二者中电压值较大的信号。

虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。