专利名称：数字模拟转换电路、数据驱动器及使用其的显示装置的制作方法
技术领域：
本发明涉及一种数字模拟转换电路、数据驱动器及使用其的显示 装置。
背景技术：
近来，液晶显示装置除了携带电话(移动电话、便携式电话)、笔 记本PC、监视器之外，作为大画面液晶电视的需求也在增大。这些液 晶显示装置利用可高精细显示的有源矩阵驱动方式的液晶显示装置。 首先，参照图11大致说明有源矩阵驱动方式的液晶显示装置的典型结 构。另外，在图11中，通过等效电路示意地表示与液晶显示部的一个 像素连接的主要结构。
一般来说，有源矩阵驱动方式的液晶显示装置的显示部960，包 括将透明的像素电极964及薄膜晶体管(TFT) 963配置成矩阵状的 半导体基板(例如彩色SXGA面板的情况下为1280X3像素列X1024 像素行)；和在整个面形成有一个透明电极967的相对基板，使这两个 基板相对并在其间封入有液晶。
通过扫描信号控制具有开关功能的TFT 963的导通/截止，TFT 963 导通时，向像素电极964施加与图像数据信号对应的灰度信号电压， 通过各像素电极964和相对基板电极967之间的电位差改变液晶的透 过率，在TFT 963截止后，仍通过液晶电容965及辅助电容966将该 电位差保持一定期间，从而显示图像。
在半导体基板上将数据线962和扫描线961布线为格子状(上述 彩色SXGA面板的情况下，数据线为1280X3根，扫描线为1024根)， 其中数据线962传送向各像素电极964施加的多个电平电压(灰度信 号电压)，扫描线961传送扫描信号，扫描线961及数据线962通过在 彼此的交叉部产生的电容、夹在相对基板电极之间的液晶电容等而成 为大容量性负载。
另外，扫描信号由栅极驱动器970供给到扫描线961，此外由数 据驱动器980经由数据线962向各像素电极964的供给灰度信号电压。 此外栅极驱动器970及数据驱动器980由显示控制器950控制，由显 示控制器950供给各自需要的时钟CLK、控制信号、电压源等，向数 据驱动器980供给图像数据。目前图像数据中数字数据成为主流。
1画面的数据重写在1帧期间(通常约0.017秒)进行，在各扫描 线中按照每个像素行(每行)依次选择，在选择期间内由各数据线供 给灰度电压信号。
另外，栅极驱动器970供给至少二值的扫描信号即可，与之相对， 数据驱动器980需要以与灰度数对应的多值电平的灰度电压信号驱动 数据线。因此，数据驱动器980包括将图像数据变换为模拟电压的 解码器；和由输出放大器构成的数字模拟变换电路(DAC)，上述输出 放大器将上述模拟电压放大输出到数据线962。
此外，近期在液晶显示装置中，大型化以及多色化(多灰度化) 逐步发展，在液晶电视机中需要从1680万色(RGB各8比特图像数据) 增加到10亿色(RGB各10比特图像数据)。此外，在实现这种多灰度 化的数据驱动器中，具备比液晶显示装置可显示的比特数(灰度数为2 的比特数次方)还多2 3比特的线形电压输出的DAC (以后称为线性 DAC)的装置也逐渐上市。通常的数据驱动器的DAC通过液晶的伽马 特性而具有非线形的灰度/电压特性，但线性DAC具有灰度数为4 8 倍的线形的灰度/电压特性。从多个线性输出电平中分配与伽马特性一 致的灰度电压，从而可以实现显示。因此搭载线性DAC的数据驱动器，
具有根据液晶的伽马特性将图像源的比特数据(例如10比特数据)转 换成线性DAC的比特数据(例如12比特数据)的数据转换电路，可 以针对不同液晶的伽马特性通过仅改变转换表来进行应对，因此可以 作为通用驱动器来使用。
但是因比特数的增加，DAC的电路规模增加，随之数据驱动器LSI 的芯片面积增加，导致成本增高。现有的DAC—般为从与显示灰度数 相同数量的参照电压中由解码器选择与图像数据对应的一个电压、并 由电压输出电路(voltage follower circuit)的构成(未图示)，例如图 像数据从8比特增加到10比特时，参照电压数变成4倍，电路规模变 成4倍以上。使之为线性DAC时，电路规模进一步增加到其4 8倍。
用于抑制DAC面积相对于多比特化而增加的构成已经有多个提 案。在下述专利文献1及专利文献2中提案了如下显示装置用的DAC 构成利用将两个参照电压内插(内分)输出为预定比率的运算放大 器，将输入到DAC的参照电压数减少为显示灰度数的1/2或1/4，减少 DAC面积。此外，作为专利文献1及专利文献2的根本的、大幅减少 DAC面积的构成，在下述专利文献3中作为内插DAC被提案，实现其 输出电压精度的提高的DAC构成在下述专利文献4中被提案。而且专 利文献1 4的DAC省面积化的基本原理相同。以下以下述专利文献4 为代表进行说明。
图12是表示在下述专利文献4中提案的DAC的构成的图。参照 图12，该DAC包括电阻串(resistor string) 93，从第1至第(m+1) 抽头输出电位彼此不同的第1至第(m+1)参照电压VR0 VRm;和 解码器92，输入(m+1)个参照电压VR0 VRm，根据输入数据信号 选择相邻的两个参照电压，并将上述选择的两个参照电压的一个分别 输出到第1 第4解码器输出端子。解码器92由第1、第2、第3开关 组构成。第1开关组，由第1端子与m个参照电压VR0 VR (m-l) 的抽头连接、第2端子共同连接的m个开关Sla Sma构成，从m个
参照电压VR0 VR (m-l)选择一个参照电压Va，并输出到m个开关 Sla Sma的第2端子。另外，m个开关Sla Sma的第2端子构成第 1解码器输出端子。此外第2开关组，由第1端子与m个参照电压VR1 VRm的抽头连接、第2端子共同连接的m个开关Slb Smb构成，选 择与参照电压Va相邻的高位电平的参照电压Vb。此外第3开关组， 由对第1开关组的第2端子及第2开关组的第2端子中的一个和第2 第4解码器输出端子的连接进行控制的切换开关SW1、 SW2、 SW3构 成，选择参照电压Va、 Vb中的一个，并输出到第2 第4解码器输出 端子。此外图12的DAC包括以第1 第4解码器输出端子为输入的放 大电路91。
放大电路91，具有分别以单独的电流源驱动的四个差动对(QOA、 QOB)、 (Q1A、Q1B)、 (Q2A、Q2B)、 (Q3A、 Q3B)。四个差动对(Q0A、 QOB)、 (Q1A、 Q1B)、 (Q2A、 Q2B)、 (Q3A、 Q3B)的输出对，与电 流反射镜电路(QL1、 QL2)的输入输出对共同连接，进而四个差动对 (Q0A、 QOB)、 (Q1A、 Q1B)、 (Q2A、 Q2B)、 (Q3A、 Q3B)的输出 信号，被差动输入到差动放大器901，并将输出电压Vout输出到输出 端子。
四个差动对(Q0A、 QOB)、 (Q1A、 Q1B)、 (Q2A、 Q2B)、 (Q3A、 Q3B)各自的输入对中的一个(第2输入)，为与输出端子共同连接的 反馈结构。
此外关于四个差动对(Q0A、 QOB)、 (Q1A、Q1B)、 (Q2A、 Q2B)、 (Q3A、 Q3B)的输入对的另一个(第l输入)，差动对(Q0A、 QOB) 的第1输入(QOA的栅极)与输出参照电压Va的第1解码器输出端子 连接，剩余的三个差动对(Q1A、 Q1B)、 (Q2A、 Q2B)、 (Q3A、 Q3B) 的第l输入(Q1A、 Q2A、 Q3A的栅极)分别与输出参照电压Va、 Vb 中的一个的第2 第4解码器输出端子连接。
图12的DAC大致如下动作。
首先，根据基于输入数据的高位比特信号的MSB(Most Significant Bit)子字(subword)解码器94的输出，接通第1及第2开关组(Sla、…… Sma)、 (Slb、……Smb)的第k个开关(Ska及Skb)，将相邻的抽头 的参照电压选择为Va、 Vb，根据基于输入数据的低位比特信号的LSB(Least Significant Bit)子字解码器95的输出，进一步控制第3开关组(SW1、 SW2、 SW3)的开关的切换。
根据第3开关组(SW1、 SW2、 SW3)的选择条件，将针对参照 电压Va、 Vb以如下不同的比率内分的四个电平电压中的任一个输出到 输出端子
l对0 (SW1、 SW2、 SW3全部选择Va);
l对3 (SW1、 SW2、 SW3全部选择Vb);
1对1 (SW1、 SW2、 SW3中的两个选择Vb，另外的一个选择Va);
3对1 (SW1、 SW2、 SW3中的一个选择Vb，另外的两个选择Va)。
放大电路91的输出电压具有成为输入到晶体管Q0A、 Q1A、 Q2A、 Q3A的栅极的电压V0A、 V1A、 V2A、 V3A的平均值的特性
Vout = (V0A+V1A+V2A+V3A) /4，这一点通过下述专利文献5可以知道，由此得到明确。
另外，为了将四个电平电压以高电压精度线性输出，需要上述四个差动对(QOA、 QOB)、 (Q1A、 Q1B)、 (Q2A、 Q2B)、 (Q3A、 Q3B)由相同尺寸的晶体管构成，驱动各差动对的电流源的电流也被恒定控 制。
通过以上构成及开关控制，图12的DAC通过MSB及LSB子字可以总计输出4m个电平电压。使放大电路91的差动对为n个时，可 以将nXm个电平电压输出到输出端子。利用该DAC的原理时，即使液晶显示装置的图像数据的比特数大 幅增加，也可以大幅减少DAC的电路规模即面积。
此外，在下述专利文献6中提案了减少DAC面积的其他构成。在 专利文献6中，通过利用放大率比1大的放大电路，以低电压电路构 成解码器，由此减少DAC面积。图13、图14是表示下述专利文献6 所提案的放大电路的结构、和放大电路的输入输出特性的图。
图13 (A)表示一般公知的正转放大电路的构成，在放大器910 的非反转输入端(+ )输入电压Vin，在反转输入端(-)与以串联方式 连接在输出端子Vout和基准电压GND间的电阻RfA及R1A的连接点 连接。输出电压Vout成为Vout=VinX (l+RfA/RlA)，放大器910可以 根据电阻RfA及RlA的电阻比进行电压放大率比1大的电压输出。
图13 (B)是表示利用图13 (A)的正转放大电路时的点反转驱 动中的输入输出特性的图。目前在大型液晶显示装置中，几乎都采用 高画质驱动的点反转驱动。在点反转驱动中，液晶面板的相对基板电 极的电压VCOM为恒定电压，数据驱动器需要对电压VCOM输出正负 两个极性的灰度电压。因此，点反转驱动的数据驱动器的输出电路至 少供给液晶施加电压(灰度电压和电压VCOM的电位差)的最大值的 约2倍的电压差的两个电压源。在图13 (B)中，应该由放大器910 输出的电压/灰度特性在负极、正极分别为L93及L94时，分别对正极、 负极根据电阻RfA及RlA的电阻比设定电压放大率，从而可以使输入 电压Vin低电压化。即，可以将输入到放大器910的电压/灰度特性作 为L91及L92，以低电压电路构成选择向放大器910的输入信号的解 码器。由此，即使不改变构成解码器的元件数，也可以通过縮小元件 尺寸来减少面积。
此外在图14 (A)中表示以与图13 (A)不同的构成，可以通过开关控制来切换为反转放大器和电压输出器的放大电路的构成。
图14 (A)的切换开关SW1、 SW2、 SW3、 SW4均与切换端子1 连接时，向放大器920的非反转输入端(+ )输入电压VE，反转输入 端(-)与以串联方式连接在输出端子Vout和供给电压Vin的输入端子 之间的电阻Rffi及RlB的连接点连接。
此时的输出电压Vout成为 Vout=VE-(RfB/RlB) X (Vin-VE)
=VE+(RfB/RlB) X (VE-Vin)，
放大器920可以根据电阻Rffi及RlB的电阻比进行电压放大率比 1大的电压输出。
另一方面，切换开关SW1、 SW2、 SW3、 SW4均与切换端子2连 接时，向放大器920的非反转输入端(+ )输入电压Vin，反转输入端 (-)与输出端子Vout连接。此时的输出电压Vout成为 Vout=Vin
图14 (B)是表示使用了图14 (A)的放大电路时的点反转驱动 中的输入输出特性的图。在图14 (B)中，应该由放大器920输出的电 压/灰度特性在负极、正极分别为L95及L96时，分别根据电阻Rffi及 R1B的电阻比设定正极时的电压放大率，从而可以使输入电压Vin低 电压化。即，可以将输入到放大器920的电压/灰度特性作为L94，以 低电压电路构成选择向放大器920的输入信号的解码器。由此，即使 不改变构成解码器的元件数，也可以通过縮小元件尺寸来减少面积。 另外L95及L96的伽马特性在负极、正极不同时，输入到放大器920 的电压/灰度特性也按照各个极性而不同。
专利文献l:日本专利公开2000-183747号公报(图1、图2)
专利文献2:日本专利公开2002-43944号公报(图1、图2)
专利文献3:美国专利第5396245号说明书(图5)
专利文献4:美国专利第6246351号说明书(图2)
专利文献5:美国专利第4978959号说明书(第7段)
专利文献6:日本专利公开平11-184444号公报(图1、图4)
如上所述，图12的DAC在增加构成放大电路91的差动对的个数 时，可以抑制参照电压数的增加，其结果可以抑制DAC面积的增加。 例如构成线性12比特DAC时，为了作为与现有的8比特DAC同等的 参照电压数以抑制解码器的面积增加，只要使放大电路91的差动对的 数量为16个即可。差动对的数量越是增加，参照电压数越是减少，其 结构可以大幅减少选择参照电压的解码器面积。
本发明人对具备(Q0A、 Q0B)、 (Q1A、 Q1B)、 ......、 (Q15A、
Q15B)(未图示)的16对差动对的放大电路91的输入输出特性进行模 拟解析，其结果如图15所示。
图15 (A)是表示灰度电平(横轴)和线性DAC输出电压(纵轴) 的关系的图，在相邻的参照电压Va、 Vb (第1开关组的输出电压和第 2开关组的输出电压)之间存在16个灰度电平。
图15 (B)是表示由放大电路91输出的参照电压Va、 Vb间的16 个灰度电平的输出误差特性的图。横轴是电压、纵轴是输出误差Vofc。 是从放大电路91的输出电压Vout减去了如下式所示的输出期待值 Vexp后的值。
Vofc = Vout - Vexp
Vexp = Va + L X (Vb-Va)/16
其中，L与内插Va和Vb的16个灰度对应，取L=O、 1、 2、 、
15的值。另外，该输出误差Vofc是基于放大电路91的运算的输出误 差，不包含由于起因于处理等的元件特性的波动而产生的误差。
根据图15 (B)，两个参照电压Va、 Vb的内插输出电压的输出误 差Vofc，具有在电压Va、 Vb间的1/4及3/4附近绝对值极大(=A Vofc) 的特性。该结果与专利文献4的图4的结果特征一致。
根据本发明人的解析，新确认了图15 (B)中的输出误差的极大 值AVofc取决于参照电压Va、 Vb的电压差(Vb-Va)。
其结构如图15 (C)所示。图15 (C)的横轴是参照电压Va、 Vb 的电压差(Vb-Va)，在0 100mV波动。纵轴是输出误差的极大值A Vofc。
如图15 (C)所示，相对于电压差(Vb-Va)的增加，输出误差的 极大值AVofc二次函数地增加。数值会根据电路设计条件而有所变化， 但在电压差(Vb-Va)为100mV下，输出误差的极大值△ Vofc为数mV 左右。
图15 (B)及(C)的输出误差的特性，被推测起因于构成各差动 对的晶体管的二次函数所记述的特性曲线。
然而，在液晶电视机等大画面液晶显示装置中，伴随高画质、多 色化的需要，其数据驱动器被要求供给的电压源间的电压差最大为 18V、液晶施加电压的最大值约为8.6V。
例如进行10比特1024灰度显示时，通常的DAC的1LSB的平均 为约8.4mV，但为了具有伽马特性，作为1LSB的最小值，例如要求3 4mV。此外在12比特的线性DAC中，1LSB约成为2.1mV。
在参照图15 (A) 图15 (C)说明的例子中，相邻的参照电压 Va、 Vb间存在16个灰度电平，因此12比特的线性DAC中相邻的参
照电压的电压差约为34mV。此时的运算产生的输出误差为lmV以下， 被认为非常小，但实际上还要加上因处理产生的元件偏差等，因此存 在以下问题(第一问题)总计的输出误差超过1LSB (约2.2mV)，容 易产生输出误差的增大及灰度反转。
此外，在相邻的参照电压Va、 Vb间存在32个灰度电平时，12比 特的线性DAC中相邻的参照电压的电压差约为67mV，因运算产生的 输出误差最低也有约2mV，成为无法忽视的电平。
此外图15 (A) 图15 (C)所示的结果是图12的放大电路91 的差动对为16个的情况，但即使不这样大幅地增加差动对，也可以大 幅减少参照电压数。
图12的放大电路91可以输出向差动对的非反转输入端输入的电 压的平均值，因此也利用不相邻的参照电压由放大电路91进行运算输 出，从而即使不大幅增加差动对的数量，也可以大幅减少参照电压数。 但是，利用不相邻的参照电压时，输入到放大电路91的参照电压的电 压差成为(Vb-Va)的整数倍，因运算产生的输出误差进一步增大，产 生灰度反转等问题(第一问题)。因此，将因运算产生的输出误差Vofc 抑制到足够小是很重要的。
另一方面，图13及图14的构成的情况下，即使不改变元件数， 也可以通过縮小元件尺寸来减少DAC面积。但是，例如构成线性12 比特DAC时，与现有的8比特DAC相比，参照电压数增加为16倍。 即使作为低电压电路而大幅縮小了元件尺寸，参照电压线的数量(布 线)仍然大幅增加。然而，布线和布线间隔的设计基准值通常是即使 元件耐压变化也几乎不变，因此布线数显著增多时，布线数会决定DAC 面积。即，存在布线数大幅增加的问题(第二问题)。
此外在图13及图14中，分别经由决定电压放大率的电阻R1A、
RfA及电阻RlB、 RfB，在正极及负极中分别从输出端子Vout向GND 流过电流。特别是，在正极中，Vout和GND的电位差大于液晶施加电 压的最大值，存在耗电大的问题(第三问题)。
此外在图14 (A)中，电阻R1B、 Rffi串联地与开关SW1、 SW4 连接，因此存在如下问题(第四问题)由于开关的接通电阻，电压放 大率容易变化，输出电压精度降低。
进而在图14 (A)的切换开关SW1 SW4与切换端子1连接的构 成中，存在以下问题(第五问题)供给输入信号Vin的外部电路需要 电流驱动能力，无法以简单的电路构成外部电路。
发明内容
本申请所公开的发明，为了解决上述问题而大致具有以下构成。
本发明的一个方式(侧面)涉及的数字模拟转换电路，包括参 照电压产生电路，生成并输出多个参照电压；解码器电路，输入上述 多个参照电压，根据输入数字信号从上述多个参照电压中包含重复而 选择第l至第n参照电压，并将其从第1至第n输出端输出，其中n 为2以上的整数；放大电路，接受上述第1至第n参照电压，并输出 将上述第1至第n参照电压加权相加得到的电压；和放大率控制部， 控制上述放大电路的电压放大率。
更详细的说，本发明的数字模拟转换电路，包括参照电压产生 电路，生成并输出多个参照电压；解码器电路，输入上述多个参照电 压，根据输入数字信号从上述多个参照电压中包含重复而选择第1至 第n参照电压，并将其从第1至第n输出端输出，其中n为2以上的 整数；放大电路，其包括第1至第n差动电路和放大级，其中第1至 第n差动电路的输入对的第1输入分别与上述解码器电路的第1至第n 输出端连接，放大级接受上述第1至第n差动电路的输出电流，进行电流电压转换及放大，从输出端子输出电压；和放大率控制部，连接 在上述放大电路的输出端子、和上述第1至第n差动电路的输入对的 共同连接的第2输入之间，控制上述放大电路的电压放大率。
在本发明中，优选的是，上述放大率控制部包括第1电阻元件， 连接在上述放大电路的输出端子、和上述第1至第n差动电路的输入 对的共同连接的第2输入之间；和第2电阻元件，连接在上述第1至 第n差动电路的输入对的共同连接的第2输入和电源之间。
在本发明的数字模拟转换电路中，上述放大电路输出由将上述第 l至第n参照电压平均化(加权相加)的值；和上述放大率控制部的放
大率所规定的电压。
在本发明的数字模拟转换电路中，优选的是，上述参照电压产生 电路具有输出上述多个参照电压的电阻串，上述解码器电路，具有开 关组，接受作为来自上述电阻串的输出的上述多个参照电压，并从上 述多个参照电压中根据上述输入数字信号的预定比特位置的值选择第
l及第2参照电压，选择的第l及第2参照电压中的一个参照电压固定 地从上述解码器电路的至少一个输出端输出，还具有切换开关，分别 对上述解码器电路的n个输出端中、上述至少一个输出端以外的输出 端，根据上述输入数字信号的与上述预定比特位置不同的比特位置的 值，选择并输出上述第l及第2参照电压中的一个。
在本发明的数字模拟转换电路中，优选的是，上述参照电压产生 电路具有电阻串，从第l至第(m+l)抽头输出(m+l)个参照电压， 其中m为2以上的整数，上述解码器电路具有由m个开关构成的第 l开关组，上述m个开关中，其第1端子分别与上述电阻串的第1抽 头至第m抽头连接，并根据上述输入数字信号的预定比特位置的值择 一地接通，向共同连接的第2端子选择输出第1参照电压(Va);由 m个开关构成的第2开关组，上述m个开关中，其第l端子分别与上 述电阻串的第2抽头至第(m+l)抽头连接，并根据上述输入数字信号 的预定比特位置的值择一地接通，向共同连接的第2端子选择输出第2
参照电压(Vb);和(n-l)个切换开关，根据上述输入数字信号的与
上述预定比特位置不同的比特位置的值，切换输出上述第1开关组的
共同连接的第2端子的连接节点的上述第1参照电压(Va)、和上述 第2开关组的共同连接的第2端子的连接节点的上述第2参照电压 (Vb)中的一个，其中n为2以上的整数，上述第1开关组的共同连 接的第2端子的连接节点构成上述解码器电路的第1输出端，(n-l) 个上述切换开关的输出分别构成上述解码器电路的第2至第n输出端， 在上述解码器电路的上述第1至第n输出端，分别连接有构成第1至 第n上述差动电路的输入对的第1输入的非反转输入端。
在本发明的数字模拟转换电路中，优选的是，在上述放大电路中， 上述第1至第n差动电路具有第1至第n差动对，分别由各自对应的 多个电流源驱动，输出对的第1输出之间及第2输出之间分别共同连 接，并与共同的负载电路连接，上述放大级具有放大部，该放大部的 输入端与上述第1至第n差动对的输出对的第1输出和上述负载电路 的连接节点、及上述第1至第n差动对的输出对的第2输出和上述负 载电路的连接节点中的至少一个连接，输出端与上述放大电路的输出 端子连接。
本发明的其他方式的数据驱动器，包括(a)正极参照电压产生 电路，产生多个正极参照电压；(b)正极解码器，接受上述多个正极 参照电压，并从第1至第n输出端输出第1至第n正极参照电压，上 述第1至第n正极参照电压是根据输入的第1数字信号，从上述多个 正极参照电压中包含重复而选择的，其中n为2以上的整数；(c)正 极放大器，接受上述第1至第n正极参照电压，从正极输出端子输出 正极灰度电压；(d)负极参照电压产生电路，产生多个负极参照电压； (e)负极解码器，接受上述多个负极参照电压，并从第l至第n输出 端输出第1至第n负极参照电压，上述第1至第n负极参照电压是根据输入的第2数字信号，从上述多个负极参照电压中包含重复而选择
的，其中n为2以上的整数；(f)负极放大器，接受上述第1至第n 负极参照电压，从负极输出端子输出负极灰度电压；和(g)输出开关 电路，根据控制信号，对上述正极输出端子和上述负极输出端子直线 连接或交叉连接到第1数据线和第2数据线进行切换控制。在本发明 中，上述正极放大器具有(cl)正极放大电路，其包括第1至第n 正极差动电路和第1放大级，上述第1至第n正极差动电路的输入对 的第1输入分别与上述正极解码器的上述第1至第n输出端连接，上 述第1放大级接受上述第1至第n正极差动电路的输出电流，进行电 流电压转换及放大，由上述正极输出端子输出上述正极灰度电压；和 (c2)正极放大率控制部，其包括连接在上述正极输出端子和上述第1 至第n正极差动电路的输入对的共同连接的第2输入之间的第1电阻 元件；以及连接在上述第1至第n正极差动电路的输入对的共同连接 的第2输入和第1电压源之间的第2电阻元件。此外，上述负极放大 器具有(fl)负极放大电路，包括第1至第n负极差动电路和第2 放大级，上述第1至第n负极差动电路的输入对的第1输入分别与上 述负极解码器的上述第1至第n输出端连接，上述第2放大级接受上 述第1至第n负极差动电路的输出电流，进行电流电压转换及放大， 由上述负极输出端子输出上述负极灰度电压；和(f2)负极放大率控制 部，其包括连接在上述负极输出端子和上述第1至第n负极差动电路 的输入对的共同连接的第2输入之间的第3电阻元件；以及连接在上 述第1至第n负极差动电路的输入对的共同连接的第2输入和第2电 压源之间的第4电阻元件。上述正极放大器的差动电路的导电型和上 述负极放大器的差动电路的导电型为相反导电型。
在本发明的数据驱动器中，上述正极放大器输出由将上述第1至 第n正极参照电压平均化(加权相加)得到的值以及由上述正极放大 率控制部控制的电压放大率所规定的电压，上述负极放大器输出由将 上述第1至第n负极参照电压平均化(加权相加)得到的值以及由上 述负极放大率控制部控制的电压放大率所规定的电压。另外，上述第l
至第n正极参照电压仅为第1及第2这两个正极参照电压时，上述正
极放大器输出由内分了上述第1及第2正极参照电压的值以及由上述 正极放大率控制部控制的电压放大率所规定的电压。此外，上述第1
至第n负极参照电压仅为第1及第2这两个负极参照电压时，上述负 极放大器输出由内分了上述第1及第2负极参照电压的值以及由上述 负极放大率控制部控制的电压放大率所规定的电压。
在本发明的数据驱动器中，上述正极参照电压产生电路和上述负
极参照电压产生电路，分别具有输出上述多个正极参照电压的正极电
阻串、和输出上述多个负极参照电压的负极电阻串，上述正极解码器，
具有第1开关组，接受作为来自上述正极电阻串的输出的上述多个正
极参照电压，并从上述多个正极参照电压中根据上述第1数字信号的
预定比特位置的值选择第1及第2正极参照电压，选择的上述第1正
极参照电压固定地从上述正极解码器的至少一个输出端输出，还具有
第1切换开关，分别对上述正极解码器的n个输出端中、上述至少一
个输出端以外的输出端，根据上述第1数字信号的其他的预定比特位
置的值，选择并输出上述第1及第2正极参照电压中的一个，上述负
极解码器，具有第2开关组，接受作为来自上述负极电阻串的输出的
上述多个负极参照电压，并从上述多个负极参照电压中根据上述第2
数字信号的预定比特位置的值选择第1及第2负极参照电压，选择的
上述第1负极参照电压固定地从上述负极解码器的至少一个输出端输
出，还具有第2切换开关，分别对上述负极解码器的n个输出端中、
上述至少一个输出端以外的输出端，根据上述第2数字信号的其他的
预定比特位置的值，选择并输出上述第1及第2负极参照电压中的一 个。
在本发明的数据驱动器中，上述正极参照电压产生电路和上述负 极参照电压产生电路分别具有从第1至第(m+l)抽头输出(m+l)个 正极及负极参照电压的正极电阻串和负极电阻串，其中m为2以上的 整数。上述正极解码器具有由m个开关构成的第1正极开关组，上述m个开关中，其第1端子分别与上述正极电阻串的第1抽头至第m 抽头连接，并根据上述第l数字信号的预定比特位置的值择一地接通，向共同连接的第2端子输出第1正极参照电压(Va(+))，其中m为2 以上的整数；由m个开关构成的第2正极开关组，上述m个开关中， 其第l端子分别与上述正极电阻串的第2抽头至第(m+l)抽头连接， 并根据上述第1数字信号的预定比特位置的值择一地接通，向共同连 接的第2端子输出第2正极参照电压(Vb(+));和(n-l)个正极切换 开关，根据上述第1数字信号的其他的预定比特位置的值，切换输出 上述第1正极开关组的共同连接的第2端子的连接节点的上述第1正 极参照电压(Va(+))、和上述第2正极开关组的共同连接的第2端子 的连接节点的上述第2正极参照电压(Vb(+))中的一个，其中n为2 以上的整数，上述第1正极开关组的共同连接的第2端子的连接节点 构成上述正极解码器的第1输出端，(n-l)个上述正极切换开关的输 出分别构成上述正极解码器的第2至第n输出端，在上述正极解码器 的上述第1至第n输出端，分别连接有构成第1至第n上述正极差动 电路的输入对的第1输入的非反转输入端。上述负极解码器具有由m 个开关构成的第1负极开关组，上述m个开关中，其第l端子分别与 上述负极电阻串的第l抽头至第m抽头连接，并根据上述第2数字信 号的预定比特位置的值择一地接通，向共同连接的第2端子输出第1 负极参照电压(Va(-))，其中m为2以上的整数；由m个开关构成的 第2负极开关组，上述m个开关中，其第1端子分别与上述负极电阻 串的第2抽头至第(m+l)抽头连接，并根据上述第2数字信号的预定 比特位置的值择一地接通，向共同连接的第2端子输出第2负极参照 电压(Vb(-));和(n-l)个负极切换开关，根据上述第2数字信号之 外的预定比特位置的值，切换输出上述第1负极开关组的共同连接的 第2端子的连接节点的上述第1负极参照电压(Va(-))、和上述第2 负极开关组的共同连接的第2端子的连接节点的上述第2负极参照电 压(Vb(-))中的一个，其中n为2以上的整数，上述第1负极开关组 的共同连接的第2端子的连接节点构成上述负极解码器的第1输出端， (n-l)个上述负极切换开关的输出分别构成上述负极解码器的第2至
第n输出端，在上述负极解码器的上述第1至第n输出端，分别连接 有构成第1至第n上述负极差动电路的输入对的第1输入的非反转输 入端。
在本发明的数据驱动器中，在上述正极放大器中，上述第1至第 n正极差动电路具有第1至第n正极差动对，其分别由各自对应的多个 电流源驱动，输出对的第1输出之间及第2输出之间分别共同连接， 并共同地与第1负载电路连接，上述正极放大电路的上述第1放大级 具有放大部，该放大部的输入端与上述第1至第n正极差动对的输出 对的第1输出和上述第1负载电路的连接节点、及上述第1至第n正 极差动对的输出对的第2输出和上述第1负载电路的连接节点中的至 少一个连接，输出端与上述正极输出端子连接。在上述负极放大器中， 上述第1至第n负极差动电路具有第1至第n负极差动对，分别由各 自对应的多个电流源驱动，输出对的第1输出之间及第2输出之间分 别共同连接，并共同地与第2负载电路连接，上述负极放大电路的上 述第2放大级具有放大部，该放大部的输入端与上述第1至第n负极 差动对的输出对的第1输出和上述第2负载电路的连接节点、及上述 第1至第n负极差动对的输出对的第2输出和上述第2负载电路的连 接节点中的至少一个连接，输出端与上述负极输出端子连接。
在本发明的数据驱动器中，优选的是，向上述正极放大器及上述 负极放大器，分别供给高位侧电压源VDD和低位侧电压源VSS，作为 驱动电压源，显示面板的相对基板电极电压VCOM位于高位侧电压源 VDD和低位侧电压源VSS的中间附近。或者，准备位于显示面板的相 对基板电极电压VCOM附近的基准电压源VSS，向上述正极放大器， 供给基准电压源VSS、和比上述基准电压源VSS电位高的高位侧电压 源VDD2，作为驱动电压源，向上述负极放大器，供给基准电压源VSS、 和比上述基准电压源VSS电位低的低位侧电压源VDD1，作为驱动电 压源。
根据本发明，提供一种具有上述数据驱动器的显示装置。
根据本发明提供一种数字模拟转换电路，在构成多值输出运算放 大器的放大电路中具有放大率控制部，通过縮减输出相同输出电压时 的输入电压的范围，可以格外地降低放大电路的输出电压和期待值的 误差，实现高精度的电压输出。
此外根据本发明，即使加上元件偏差引起的输出误差的要因，也 可以防止作为现有技术中的问题的灰度反转的产生。
进而根据本发明，提供一种数字模拟转换电路，即使输入数据的 比特数大幅增加，也能以较少的参照电压数实现省面积及高精度的电 压输出。
此外根据本发明，提供一种利用上述数字模拟转换电路，与现有 方式相比降低耗电、省面积(低成本)的显示装置的数据驱动器。
根据本发明，提供通过使用上述数据驱动器而低成本的显示装置。
图1是表示本发明一个实施方式的DAC的构成的图。
图2是表示本发明一个实施例的DAC的构成的图。
图3是表示图1、图2的DAC的输入输出特性的图。
图4是表示图1、图2的DAC的放大电路的实施例的构成的一例 的图。
图5是表示图1、图2的DAC的放大电路的实施例的构成的另一 例的图。
图6是表示图1、图2的DAC适用于液晶驱动用的数据驱动器的 实施例的构成的一例的图。
图7是表示图6的数据驱动器的输入输出特性的图。
图8是表示图1、图2的DAC适用于液晶驱动用的数据驱动器的
实施例的构成的另一例的图。
图9是表示图8的数据驱动器的输入输出特性的图。
图10是表示具备图6或图8的DAC的点反转驱动用数据驱动器 的构成的图。
图11是以等效电路表示液晶显示部的图。
图12是表示专利文献4所公开的DAC的构成的图。
图13是表示专利文献6所公开的放大电路的构成和输入输出特性的图。
图14是表示专利文献6所公开的放大电路的构成和输入输出特性 的图。
图15是表示本发明人进行的、图12的放大电路的输入输出特性 的模拟结果的图。
具体实施例方式
以下参照附图详细说明上述本发明。
图1是表示本发明第一实施方式的数字模拟转换电路(DAC)的 构成的图。参照图l，该DAC包括参照电压产生电路13，向两端供 给电压VG1、 VG2，由从各抽头输出彼此不同的(m+l)个参照电压 VR0 VRm的电阻串构成；解码器12，根据输入的数字信号，从(m+l) 个参照电压VRO VRm中包含重复而选择n个参照电压，并作为参照 电压Vl Vn输出到端子Nll-l Nll-n;和放大电路11，根据n个参 照电压Vl Vn，将输出电压Vout放大输出到输出端子NIO。
放大电路11包括n个差动部(差动电路)111-l lll-n，将n 个参照电压Vl Vn输入到输入对的第l端子(非反转输入端子)；放 大部110，对各差动部111-l lll-n的输出电流进行相加(加权相加)， 进行电流电压转换及放大作用；以及放大率控制部112，连接在共同连 接的n个差动部111-l lll-n的第2端子(反转输入端子)N12和输
出端子N10之间。放大率控制部112根据端子N12的电压，将放大输
出到输出端子10的电压的放大率设定为比1大的预定的放大率。
放大率控制部112由连接在端子N12和输出端子N10之间的电阻 (反馈电阻)Rf、和连接在端子N12和电源VSS之间的电阻R1构成。 另外，电阻R1、 Rf取零以外的值。
放大电路11的输出电压Vout成为下式(1)。 <formula>see original document page 30</formula>(1)
公式(1)成为如下值将n个电压Vl Vn的平均值KVl+V2+… +Vn)/n }和电源VSS的电压差、与电压放大率(1+Rf/Rl)相乘，并进一 步与电压源VSS相加。
例如RiHfU、 VSS二GND时，Vout成为 Vout=2 X (V1 + V2+... + Vn)/n ，
输出n个电压Vl Vn的平均值的2倍(电压放大率为2)的电压。
即，放大电路ll对于n个电压Vl Vn的输入范围，可以通过由 放大率控制部112控制为比1大的电压放大率，来扩大输出范围。
换言之，在输出范围确定的情况下，可以縮小n个电压Vl Vn 的输入范围，可以缩小参照电压VRO VRm的电压范围。
这样一来，在本实施方式的DAC中，具备多个差动部，可以减少 参照电压数，并且可以使各个参照电压的电压范围低电压化。
其结果，可以縮小构成解码器12的晶体管的元件尺寸，并且可以 减少布线数，实现省面积化。
此外图15 (C)所示的由运算产生的输出误差相对于参照电压间 的电位差的依赖性，在由放大部110进行电流相加及电流电压转换时
产生，但在图1所示的本实施方式的DAC中，由于运算的参照电压间 的电位差非常小，因此由放大部110的运算产生的输出误差成分非常
小。因此，即使加上因元件偏差产生的输出误差的主要原因，也可以
防止图12的构成中产生的灰度反转的问题。gP,如上所述在图15所 示的例子中，相对于现有例的图12的两个参照电压的电压差(Vb-Va)， 输出误差Vofc的极大值AVofc二次函数地增加，但根据本实施方式， 具有与图12相同的输出范围的情况下，两个参照电压的电压差 (Vb-Va)与现有例相比缩小为(l+Rf/Rl)的倒数倍，例如Rf=Rl、 VSS二GND的情况下，成为1/2，输出误差Vofc的极大值A Vofc减小 到现有例的约1/4。
在本实施方式中，输出电压Vout相对于放大部110进行的电流/ 电压转换，成为以恒定的电压放大率放大后的电压，但与图12的现有 DAC相比可以实现特别高的电压精度。
此外，作为包含重复的n个参照电压Vl Vn，利用相邻以外的参 照电压在放大电路11中进行运算输出时，参照电压整体的电压范围縮 小，因此与相邻参照电压时同样地，可以进行高精度的电压输出，不 用大幅增加差动对的个数，就可以大幅减少参照电压数。
此外，放大电路11的输入阻抗高，因此参照电压产生电路13可 以由电阻串这种简单的电路构成。
实施例
图2是表示本发明第一实施例的数字模拟转换电路(DAC)的构 成的图，是具备作为输入到放大电路11的参照电压Vl Vn而选择相 邻的两个参照电压的解码器的DAC。参照图2，该DAC使用了图12 的现有DAC的解码器92作为解码器12。以下对解码器12进行说明。
图2的解码器12包括第1开关组，由Sla Sma这m个开关构 成，该m个开关的第1端子分别与电阻串13的m个输出参照电压 VR0 VRm-l的第l个 第m个抽头连接，第2端子(输出端)共同 连接，上述第1开关组根据来自MSB子字解码器14的输出，在上述 m个开关的第2端子从m个参照电压VRO VRm-l中选择一个参照电 压Va;
第2开关组，由Slb Smb这m个开关构成，该m个开关的第l 端子分别与电阻串13的m个输出参照电压VRl VRm的第2个 第 (m+l)个抽头连接，第2端子(输出端)共同连接，上述第2开关组 根据来自MSB子字解码器14的输出，选择与参照电压Va相邻的电平 的参照电压Vb;和
第3开关组，由(n-l)个切换开关SW1、 SW2、…、SW (n-l) 构成，该切换开关根据来自LSB子字解码器15的输出，选择第l开关 组的共同连接的第2端子的连接节点的参照电压Va、和第2开关组的 共同连接的第2端子的连接节点的参照电压Vb中的一个。
第1开关组Sla Sma、第2开关组Slb Smb的接通/断开控制， 通过来自基于输入数字信号的高位侧比特的MSB子字解码器14的输 出来控制。第3开关组通过来自基于输入数字信号的低位侧比特的LSB 子字解码器15的输出来控制。另外，MSB子字解码器14、 LSB子字 解码器15分别与图12的MSB子字解码器94、 LSB子字解码器95相 同构成。
放大电路11的输入端子Nll-1与第1开关组Sla Sma的共同连 接的第2端子的输出节点连接，作为参照电压V1将参照电压Va输入 到放大电路11。
此外，放大电路11的输入端子Nll-2、…、Nll-n分别与第3开 关组的切换开关SW1、 SW2、…、SW (n-l)的输出端连接，作为参照电压V2、…、Vn将选择的参照电压Va或Vb输入到放大电路11。 另外在图2中，放大电路11的输入端子11-1与第1开关组Sla Sma 的共同连接的输出节点连接，但也可以与第2开关组Slb Smb的共同 连接的输出节点连接。此时，作为电压VI将参照电压Vb输入到放大 电路11。
图2的放大电路11与图1所示的构成同样，包括n个差动部(差 动电路)111-l lll-n，将n个参照电压Vl Vn输入到输入对的第1 端子(非反转输入端子)；放大部110，对各差动部111-l lll-n的输 出电流进行相加，进行电流电压转换及放大作用；以及放大率控制部 112，连接在共同连接的n个差动部111-l lll-n的第2端子(反转输 入端子)N12和输出端子N10之间，控制为比1大的预定的放大率。 放大率控制部112由连接在端子N12和输出端子N10之间的电阻(反 馈电阻)Rf、和连接在端子N12和电源VSS之间的电阻R1构成。
以下对本实施例的DAC的动作进行说明。
首先，根据基于输入数据的高位比特信号的MSB(Most Significant Bit)子字解码器14的输出，将第1及第2开关组(Sla…Sma)、 (Slb… Smb)的第k个开关(Ska及Skb)接通，选择相邻的抽头的参照电压 作为Va、 Vb。此时向端子Nll-l输出参照电压Va。此外，根据基于 输入数据的下位比特信号的LSB (Least Significant Bit)子字解码器15 的输出，控制第3开关组(SW1、 SW2、…、SW(n-l))的开关的切换， 将参照电压Va或Vb输出到端子Nll-l Nll-n。
图2的DAC选择Va或Vb作为n个参照电压Vl Vn。例如作为 参照电压Vl Vn选择(n-L)个(其中L=0、 1、 2、…、n-l)参照电 压Va和L个参照电压Vb时，放大电路ll的输出电压Vout成为在公 式(1)中输入了Va、 Vb的以下公式(2)。
Vout=(l+Rf/Rl)X {((n-L).Va+L'Vb)/n-VSS}+VSS =(l+Rf/Rl)X {(Va+L.(Vb-Va)/n)-VSS}+VSS ...... (2)
通过公式(2)，放大电路11的输出电压V0Ut成为如下值将对参照电压Va、 Vb进行了 n等分的n个电平电压和电源VSS的电压差、 与电压放大率(1+Rf/Rl)相乘，并进一步与电压源VSS相加。
图2的DAC通过具备n个差动部lll-l lll-n，可以将由电阻串 13生成的参照电压数减少为输出电平数的l/n。此外，以比1大的电压 放大率进行放大，因此可以相对于输出范围将各参照电压低电压化。
由此可以縮小构成解码器12的晶体管的元件尺寸，并且可以减少 布线数，实现省面积化。
此外，相邻的参照电压的电位差非常小，因此可以进行输出电压 非常小的、高精度的电压输出。
图3是表示图1及图2的DAC的输入输出特性的图。图3 (A) 表示相对于输出电平具有线形的电压特性的线性DAC的输入输出特 性，图3 (B)表示相对于输出电平具有非线形的电压特性的DAC的 输入输出特性。
图3 (A)表示参照电压VR0 VRm的输入特性LOl、和输出电 压Vout的输出特性L02。横轴是电平、纵轴是电压。参照电压数比输 出电平数少，因此L01是与离散的输出电平对应的值的特性。从L01 到L02的电压放大率由放大率控制部112确定。具体地说，由图1及 图2的电阻R1、 Rf的电阻比来确定。
比较图3(A)和图15(A)(相同的比例)，两者的输出特性(L02 和L90)相同时，图3 (A)的输入特性LOl的输入范围与图15 (A)
的输入范围相比足够小，可以进行选择参照电压的解码器12的低电压 化。
此外，任意的相邻参照电压Va、 Vb的电位差也足够小，相对于 图15 (C)的因运算引起的输出误差特性，可以进行非常高精度的电压 输出。
同样，在图3 (B)中也表示了参照电压VR0 VRm的输入特性 Lll、和输出电压Vout的输出特性L12。横轴是电平、纵轴是电压。 在图3 (B)中从L11到L12的电压放大率由放大率控制部112确定。 输出特性L12通过坡度不同的线性输出区间的集合体实现非线形特性。
在图3 (B)时也与图3 (A)同样地，输入特性Lll的输入范围 非常小，可以实现选择参照电压的解码器12的低电压化。并且，可以 输出精度非常高的电压。
图4、图5是表示图1及图2的DAC的放大电路11的具体构成 的一例的图。
参照图4，该放大电路具有分别由一端与低位侧电压源VSS连接 的电流源驱动的、由Nch晶体管构成的第1 第n差动对(Mll、M21)、 (M12、 M22)(Mln、 M2n)，第1 第n差动对的输出对的第
l输出之间、第2输出之间分别共同连接。在共同连接的第l 第n差 动对的输出对和高位侧电压源VDD之间，连接构成差动对的负载电路 的电流反射镜(MIO、 M20)。在电流反射镜的输出端(晶体管M10 的漏极)和输出端子N21之间连接放大部210。在输出端子N21和高 位侧电压源VDD之间，作为放大率控制部以串联方式连接电阻Rl 1 、 Rfl。将输入电压Vll、 V12、…、Vln分别输入到第1 第n差动对的 输入对的第l端子(晶体管Mll、 M12、、 Mln的栅极)，第1 第 n差动对的输入对的第2端子(晶体管M21、 M22、…、M2n的栅极)
与电阻Rll、 Rfl的连接点N22共同连接。
另外，作为放大部210的最简单的构成，可以由以下部件构成
充电晶体管，连接在高位侧电压源VDD和输出端子N2.1之间，在栅极 连接有电流反射镜的输出端(M10的漏极)；和放电元件，连接在低 位侧电压源VSS和输出端子N21之间。
此外，在放大率控制部的电阻Rll、 Rfl不连接开关等，而固定连接。
图4的放大电路的输出电压Vout如下式所示。 Vout=(l+Rfl/Rll)X {(Vll+V12+."+Vln)/n-VDD}+VDD …(3)
公式(3)成为如下值将n个电压VlI Vln的平均值 {(VI l+V12+…+Vln)/n)和高位侧电压源VDD的电压差、与电压放大率 (l+Rfl/Rll)相乘，并进一步与电压源VDD相加。
在该构成中，相对于输出电压Vcmt的输出范围，输入范围成为高 位侧电压源VDD。图4的放大电路可以用作点反转驱动的正极放大器。 另外，在图4中放大电路210可以由在构成电流反射镜的Pch晶体管 M10、 M20的漏极连接有差动输入对的差动放大器构成。此时，差动 放大器210的反转输入端与电流反射镜的输出端(M10的漏极)连接， 非反转输入端与电流反射镜的输入端(M20的漏极)连接。
图5表示由Pch晶体管构成图4的差动对。即，具有分别由一端 与高位侧电压源VD D连接的电流源驱动的、由P c h晶体管构成的第1 第n差动对(M31、 M41) 、 (M32、 M42)、…、(M3n、 M4n)， 第1 第n差动对的输出对的第l输出之间、第2输出之间分别共同连 接。在共同连接的各差动对的输出对和低位侧电压源VSS之间，连接 构成差动对的负载电路的电路反射镜(M30、 M40)。在电流反射镜的输出端(晶体管M30的漏极)和输出端子N31之间连接放大部310。 在输出端子N31和低位侧电压源VSS之间，作为放大率控制部以串联 方式连接电阻R12、 Rf2。将n个输入电压V21、 V22、…、V2n分别 输入到各差动对的输入对的第1端子(晶体管M31、 M32、、 M3n 的栅极)，各差动对的输入对的第2端子(晶体管M41、 M42、…、 M4n的栅极)与电阻R12、 Rf2的连接点N32共同连接。另外，作为 放大部310的最简单的构成，可以由以下部件构成放电晶体管，连 接在低位侧电压源VSS和输出端子N31之间，在栅极连接有电流反射 镜的输入端(M30的漏极)；和充电元件，连接在高位侧电压源VDD 和输出端子N31之间。此外，在放大率控制部的电阻R12、 Rf2不连接 开关等，而固定连接。
图5的放大电路的输出电压Vout如下式所示。
Vout=( 1 +Rf2/R 12) X {(V21 + V22+.. + V2n)/n-VSS} + VSS …(4)
公式(4)成为如下值将n个电压V21 V2n的平均值 ((V21+V22+…+V2n)/n)和低位侧电压源VSS的电压差、与电压放大率 (l+Rf2/R12)相乘，并进一步与电压源VSS相加。
在该构成中，相对于输出电压Vout的输出范围，输入范围成为低 位侧电压源VSS。图5的放大电路可以用作点反转驱动的数据驱动器 的负极放大器。另外，在图5中放大部310可以由在构成电流反射镜 的Nch晶体管M30、M40的漏极连接有差动输入对的差动放大器构成。 此时，差动放大器310的反转输入端与电流反射镜的输出端(M30的 漏极)连接，非反转输入端与电流反射镜的输入端(M40的漏极)连 接。
图6是表示将图1或图2的DAC适用于液晶驱动用的数据驱动器 的实施例的图。
图6是表示进行点反转驱动的数据驱动器的2输出分的DAC构成
的图。在点反转驱动中，在图11的显示面板960中，相邻的数据线(962) 的电压极性，相对于相对基板电极电压VCOM分别为正极及负极。
在图6中，相邻的2根数据线与图6的驱动器输出端子P1、 P2连接。
参照图6，正极参照电压产生电路23输入电压VG1 ( + ) 、 VG2 (+ )，输出(m+l)个参照电压VRO ( + ) VRm ( + )。
正极解码器22根据输入的第1图像数字数据，从(m+l)个参照 电压VRO ( + ) VRm ( + )中包含重复地选择n个电压，并作为正极 参照电压V1 ( + ) Vn ( + )输出。
正极放大器21根据n个正极参照电压VI ( + ) Vn ( + )，向放 大器输出端子N41放大输出正极灰度电压Voutl。
负极参照电压产生电路33输入电压VG1 (-) 、 VG2 (-)，输出 (m+l)个参照电压VRO (-) VRm (-)。
负极解码器32根据输入的第2图像数字数据，从(m+l)个参照 电压VRO (-) VRm(-)中包含重复地选择n个电压，并作为负极参 照电压VI (-) Vn (-)输出。负极放大器31根据n个负极参照电压 Vl(-) Vn(-)，向放大器输出端子N51放大输出负极灰度电压Vout2。
输出开关电路60具备由控制信号Sl、 S2控制的开关60-1、 60-2、 60-3、 60-4，由控制信号S1控制的开关60-1、 60-2接通时，分别连接 放大器输出端子N41、 N51和驱动器输出端子Pl、 P2，向驱动器输出 端子Pl、 P2分别输出正极放大器21及负极放大器31的输出电压 Voutl、 Vout2。此外由控制信号S2控制的开关60-3、 60-4接通时，分别连接放大器输出端子N41、 N51和驱动器输出端子P2、 Pl，向驱动
器输出端子P2、 Pl分别输出正极放大器21及负极放大器31的输出电 压Voutl、 Vout2。
图7是表示图6的数据驱动器的输入输出特性的图。图7 (A)表 示相对于灰度电平具有线形的电压特性的线性DAC的输入输出特性， 图7 (B)表示相对于灰度电平具有因液晶的伽马特性引起的非线形的 电压特性的DAC输入输出特性。
在图7 (A)中表示了正极参照电压VR0 ( + ) VRm ( + )的输 入特性L21、正极放大器21的输出电压Voutl的输出特性L22、以及 负极参照电压VR0 (-) VRm (-)的输入特性L3K负极放大器31 的输出电压Vout2的输出特性L32。参照电压的数量比灰度数少，因此 L21及L31是与离散的灰度对应的值的特性。
从L21到L22、以及从L31到L32的电压放大率，由正极放大器 21及负极放大器31的各自的放大率控制部确定。
同样，在图7 (B)中表示了正极参照电压VR0 ( + ) VRm ( + ) 的输入特性L23、正极放大器21的输出电压Voutl的输出特性L24、 以及负极参照电压VRO (-) VRm (-)的输入特性L33、负极放大器 31的输出电压Vout2的输出特性L34。输出特性L24及L34通过坡度 不同的线性输出区间的集合体而实现非线形特性。
图6的正极放大器21及负极放大器31可以分别使用图4及图5 的放大电路。正极放大器21可以将图4的放大电路的n个输入电压 Vll Vln及输出电压Vout切换为正极参照电压VI ( + ) Vn ( + ) 及正极灰度电压Voutl，负极放大器31可以将图5的放大电路的n个 输入电压V21 V2n及输出电压Vout切换为负极参照电压VI (-) Vn (-)及负极灰度电压Vout2。
正极放大器21的输入范围成为比输出范围(VCOM VDD)靠近 高位侧电压源VDD的窄范围(VCC2 VDD)，负极放大器31的输入 范围成为比输出范围(VSS VCOM)靠近低位侧电压源VSS的窄范 围(VSS VCC1)。输入范围比输出范围小，因此正极放大器21及负 极放大器31的差动部可以仅用一个极性的差动对驱动各自的输出范 围。
此外，准备电压源VCOM，正极放大器21可以将图4的放大电路 的电源VSS切换为电压源VCOM，负极放大器31可以将图5的电源 VDD切换为电压源VCOM。
此外，作为电源电压可以供给电压VCC1、 VCC2。此时，正极解 码器22及负极解码器32可以由尺寸小的低电压元件构成。
接下来对图6所示的本实施例的DAC的耗电进行说明。
在图13 (A)及图14 (A)的放大电路的构成中，输出正极灰度 电压时，在输出端子和GND间的电阻RfA、 RlA及电阻RfB、 R1B分 别流过电流，该电流与输出端子和GND间的电压差成比例。因此，设 定电压放大率的电阻的耗电，与输出端子和GND间的电压差的乘方成 比例。在图13 (A)及图14 (A)的放大电路中存在以下问题输出正 极灰度电压时的输出端子和GND间的电压差比液晶施加电压(灰度电 压和相对基板电极电压的电位差)的最大值大，包含设定电压放大率 的电阻的放大电路整体的耗电大。
与之相对，在图6的DAC的构成中，构成正极放大器21的图4 的放大电路的放大率控制部(Rfl、 Rll)，在输出端子N21 (图6的 N41)和高位侧电压源VDD之间以串联方式设置两个电阻Rfl、 Rll; 构成负极放大器31的图5的放大电路的放大率控制部(Rf2、 R12)，
在输出端子N31 (图6的N51)和低位侧电压源VSS之间以串联方式 设置两个电阻Rf2、 R12。
在图6的DAC中，也在图4的放大电路的输出端子N21 (图6的 N41)和高位侧电压源VDD之间的电阻Rfl、 Rll、及图5的放大电路 的输出端子N31 (图6的N51)和低位侧电压源VSS之间的电阻Rf2、 R12分别流过电流，在各自的放大率控制部(Rfl、 Rll)及(Rf2、 R12) 的耗电，与输出端子(N21、 N31)和电压源(VDD、 VSS)之间的电 压差的乘方成比例。但是，在图6的DAC中，输出端子(N21、 N31) 和电压源(VDD、 VSS)之间的电压差总是比液晶施加电压的最大值 小，因此与图13 (A)及图14 (A)相比可以降低耗电。
图8是表示将图1或图2的DAC适用于液晶驱动用的数据驱动器 的其他实施例的构成的图，是表示进行点反转驱动的数据驱动器的2 输出分的DAC构成的图。
参照图8，正极参照电压产生电路43输入电压VG1 ( + ) 、 VG2 (+ )，输出(m+l)个参照电压VR0 ( + ) VRm ( + )。
正极解码器42根据输入的第1图像数字数据，从(m+l)个参照 电压VR0 ( + ) VRm ( + )中包含重复而选择n个电压，并作为正极 参照电压V1 ( + ) Vn ( + )输出。
正极放大器41根据n个正极参照电压VI ( + ) Vn ( + )，向放 大器输出端子N42放大输出正极灰度电压Vout3。
负极参照电压产生电路53输入电压VG1 (-) 、 VG2 (-)，输出 (m+l)个参照电压VR0 (-) VRm (-)。
负极解码器52根据输入的第2图像数字数据，从(m+l)个参照电压VR0 (-) VRm (-)中包含重复而选择n个电压(其中n为(m+l) 以下)，并作为负极参照电压V1 (-) Vn (-)输出。
负极放大器51根据n个正极参照电压VI (-) Vn (-)，向放 大器输出端子N52放大输出负极灰度电压Vout4。
输出开关电路60为与图6同样的构成，通过控制信号S1、 S2将 正极放大器41及负极放大器51的输出电压Vout3、 Vout4切换为驱动 器输出端子P1、 P2并输出。
图9是表示图8的数据驱动器的输入输出特性的图。图9 (A)表 示相对于灰度电平具有线形的电压特性的线性DAC的输入输出特性， 图9 (B)表示相对于灰度电平具有因液晶的伽马特性引起的非线形的 电压特性的DAC的输入输出特性。
在图9 (A)中，表示了正极参照电压VR0 ( + ) VRm ( + )的 输入特性L41、正极放大器41的输出电压Vout3的输出特性L42、以 及负极参照电压VR0 (-) VRm (-)的输入特性L51、负极放大器 51的输出电压Vout4的输出特性L52。参照电压的数量比灰度数少， 因此L41及L51是与离散的灰度对应的值的特性。
从L41到L42、以及从L51到L52的电压放大率，由正极放大器 41及负极放大器51的各自的放大率控制部确定。
同样，在图7 (B)中表示了正极参照电压VR0 ( + ) VRm ( + ) 的输入特性L43、正极放大器41的输出电压Vout3的输出特性L44、 以及负极参照电压VR0 (-) VRm (-)的输入特性L53、负极放大器 51的输出电压Vout4的输出特性L54。输出特性L44及L54通过坡度 不同的线性输出区间的集合体而实现非线形特性。
在图8中准备VCOM附近的基准电压源VSS，向正极放大器41 供给基准电压源VSS及比基准电压源VSS电位高的高位侧电压源 VDD2，向负极放大器51供给基准电压源VSS及比基准电压源VSS电 位低的低位侧电压源VDD1 。
此时，正极放大器41及负极放大器51可以分别使用图5及图4 的放大电路。其中，正极放大器41可以将图5的放大电路的输入电压 V21 V2n及输出电压Vout切换为正极参照电压VI ( + ) Vn ( + ) 及正极灰度电压Vout3，并且将图5的电压源VDD、 VSS切换为高位 侧电压源VDD2及基准电压源VSS。此外，负极放大器51可以将图4 的放大电路的输入电压Vll Vln及输出电压Vout切换为负极参照电 压VI (-) Vn(-)及负极灰度电压Vout4，并且将图4的电压源VDD、 VSS切换为基准电压源VSS及低位侧电压源VDD1。
正极放大器41的输入范围成为比输出范围(VSS VDD2)靠近 基准电压源VSS的窄范围(VSS VCC4)，负极放大器51的输入范 围成为比输出范围(VDD1 VSS)靠近基准电压源VSS的窄范围 (VCC3 VSS)。
正极放大器41及负极放大器51的差动部可以仅用一个极性的差 动对驱动各自的输出范围。
此外，作为电源电压可以供给电压VCC3、 VCC4。此时，正极解 码器42及负极解码器52可以由尺寸小的低电压元件构成。例如，使 基准电压源VSS为GND时，电压源VCC4可以与在数据驱动器内对 图像数据进行数字处理的逻辑电路的低电压源共有。
接下来对图8的DAC的耗电进行说明。在图8的DAC的构成中， 正极及负极放大器41、 51的放大率控制部，均在输出端子和基准电压 源VSS之间设置两个电阻(Rf2及R12、 Rfl及Rll)。在图8的DAC
中，在构成各自的放大率控制部的电阻流过电流，在各自的放大率控 制部的耗电，与各自的输出端子和基准电压源VSS之间的电压差的乘方成比例。但是，在图8的DAC中，也与图6相同，正极及负极放大 器41、 51的各自的输出端子和基准电压源VSS之间的电压差总是比液 晶施加电压的最大值小，因此与图13 (A)及图14 (A)相比可以降低 耗电。
图10是表示具有图6或图8的DAC的点反转驱动用数据驱动器 的构成的图。图IO中用框图表示了数据驱动器的主要部分。
参照图10，该数据驱动器包括锁存地址选择器81、锁存器82、 电平移动器83、参照电压产生电路70、正极及负极解码器62、 72、正 极及负极放大器61、 71、和输出开关电路60。
锁存地址选择器81根据时钟信号CLK确定数据锁存的时序。
锁存器82根据由锁存地址选择器81确定的时序，对图像数字数 据进行锁存，并根据STB信号(选通脉冲信号) 一齐将数据经由电平 移动器83输出到解码器62、 72。
锁存地址选择器81及锁存器82由逻辑电路一般以低电压(0V 3.3V)构成。
参照电压产生电路70包括正极参照电压产生电路63及负极参照 电压产生电路73。
正极解码器62供给正极参照电压产生电路63的参照电压，选择 与输入的数据对应的参照电压，输出n个正极参照电压Vl ( + ) Vn (+ )。
负极解码器72供给负极参照电压产生电路73的参照电压，选择
与输入的数据对应的参照电压，输出n个负极参照电压VI (-) Vn (-)。
正极及负极放大器61、 71输入从正极及负极解码器62、 72分别 输出的n个参照电压，进行运算放大并将输出电压供给到输出开关电 路60。
输出开关电路60在偶数个驱动器输出端子P1、 P2、…、Ps的每 2个端子上设置，根据控制信号Sl、 S2将正极及负极放大器61、 71 的输出电压切换输出到上述2个端子。
图10的数据驱动器具备图1 图9所说明的特征及效果，相对于 多比特数据输入，与灰度数相比也可以大幅减少参照电压数，因此可 以使正极及负极解码器62、 72省面积化。
此外，可以使正极及负极解码器62、 72为低电压电路，因此可以 通过由低电压元件构成来进一步减少面积。因此可以实现数据驱动器 的低成本化。
此外，图10的数据驱动器可以应对线性DAC、与液晶的伽马特 性对应的DAC的任意一个。
将图10的数据驱动器用于图11的液晶显示装置的数据驱动器980 时，能够以低成本实现多比特图像数据的液晶显示装置。
另外，在图1、图2、图4、图5等中，电阻Rf、 Rl、 Rfl、 Rll、 Rf2、 R12，只要具有作为电阻元件的功能，不限于被动元件，也可以 使用能动元件。
45
以上依据上述实施例说明了本发明，但本发明并不限于上述实施 例的构成，也包含在本发明的范围内本领域技术人员可以得到的各种 变形、修正。
权利要求
1.一种数字模拟转换电路，其特征在于，包括参照电压产生电路，生成并输出多个参照电压；解码器电路，输入上述多个参照电压，根据输入数字信号从上述多个参照电压中包含重复而选择第1至第n参照电压，并将其从第1至第n输出端输出，其中n为2以上的整数；放大电路，接受上述第1至第n参照电压，并输出将上述第1至第n参照电压加权相加得到的电压；和放大率控制部，控制上述放大电路的电压放大率。
2. —种数字模拟转换电路，其特征在于，包括 参照电压产生电路，生成并输出多个参照电压； 解码器电路，输入上述多个参照电压，根据输入数字信号从上述多个参照电压中包含重复而选择第1至第n参照电压，并将其从第1 至第n输出端输出，其中n为2以上的整数；放大电路，包括第1至第n差动电路和放大级，其中上述第l至 第n差动电路的输入对的第l输入分别与上述解码器电路的第l至第n 输出端连接，上述放大级接受上述第1至第n差动电路的输出电流， 进行电流电压转换及放大，从输出端子输出电压；和放大率控制部，连接在上述放大电路的输出端子、和上述第1至 第n差动电路的输入对的共同连接的第2输入之间，控制上述放大电 路的电压放大率。
3. 根据权利要求2所述的数字模拟转换电路，其特征在于， 上述放大率控制部包括第1电阻元件，连接在上述放大电路的输出端子、和上述第1至第n差动电路的输入对的共同连接的第2输 入之间；和第2电阻元件，连接在上述第1至第n差动电路的输入对的共同 连接的第2输入和电压源之间。
4. 根据权利要求2所述的数字模拟转换电路，其特征在于， 上述放大电路输出由以下两个部分规定的电压将上述第1至第n参照电压加权相加得到的值；和由上述放大率控制部控制的上述电压 放大率。
5. 根据权利要求2所述的数字模拟转换电路，其特征在于， 上述参照电压产生电路具有输出上述多个参照电压的电阻串， 上述解码器电路，具有开关组，接受作为来自上述电阻串的输出的上述多个参照电压，并从上述多个参照电压中根据上述输入数字信号的预定比特位置的值选择第1及第2参照电压，选择的第1及第2参照电压中的一个参照电压固定地从上述解码器电路的至少一个输出端输出，还具有切换开关，分别对上述解码器电路的n个输出端中、上述 至少一个输出端以外的输出端，根据上述输入数字信号的与上述预定 比特位置不同的比特位置的值，选择并输出上述第1及第2参照电压 中的一个。
6. 根据权利要求2所述的数字模拟转换电路，其特征在于， 上述参照电压产生电路具有电阻串，从第1至第(m+l)抽头输出(m+l)个参照电压，其中m为2以上的整数，上述解码器电路具有由m个开关构成的第1开关组，上述m个 开关中，其第1端子分别与上述电阻串的第1抽头至第m抽头连接，并根据上述输入数字信号的预定比特位置的值择一地接通，向共同连 接的第2端子选择输出第l参照电压(Va);由m个开关构成的第2开关组，上述m个开关中，其第l端子分 别与上述电阻串的第2抽头至第(m+l)抽头连接，并根据上述输入数 字信号的上述预定比特位置的值择一地接通，向共同连接的第2端子 选择输出第2参照电压(Vb);和(n-l)个切换开关，根据上述输入数字信号的与上述预定比特位置不同的比特位置的值，切换输出上述第1开关组的共同连接的第2端子的连接节点的上述第1参照电压(Va)、和上述第2开关组的共 同连接的第2端子的连接节点的上述第2参照电压(Vb)中的一个， 其中n为2以上的整数，上述第1开关组的共同连接的第2端子的连接节点构成上述解码 器电路的第1输出端，(n-l)个上述切换开关的输出分别构成上述解码器电路的第2至 第n输出端，在上述解码器电路的上述第1至第n输出端，分别连接有构成第 1至第n上述差动电路的输入对的第1输入的非反转输入端。
7. 根据权利要求2所述的数字模拟转换电路，其特征在于， 在上述放大电路中，上述第1至第n差动电路具有第1至第n差动对，其分别由各自 对应的电流源驱动，输出对的第1输出之间及第2输出之间分别共同 连接，并与共同的负载电路连接，上述放大级具有放大部，该放大部的输入端与上述第1至第n差 动对的输出对的第1输出和上述负载电路的连接节点、及上述第1至 第n差动对的输出对的第2输出和上述负载电路的连接节点中的至少 一个连接，输出端与上述放大电路的输出端子连接。
8. —种数据驱动器，其特征在于，具有权利要求l所述的数字模 拟转换电路，并以与上述输入数字信号对应的电压驱动数据线。
9. 一种数据驱动器，其特征在于，包括正极参照电压产生电路，产生多个正极参照电压； 正极解码器，接受上述多个正极参照电压，并从第l至第n输出 端输出第1至第n正极参照电压，上述第1至第n正极参照电压是根 据输入的第1数字信号，从上述多个正极参照电压中包含重复而选择 的，其中n为2以上的整数； 正极放大器，接受上述第1至第n正极参照电压，从正极输出端 子输出正极灰度电压；负极参照电压产生电路，产生多个负极参照电压；负极解码器，接受上述多个负极参照电压，并从第l至第n输出 端输出第1至第n负极参照电压，上述第1至第n负极参照电压是根 据输入的第2数字信号，从上述多个负极参照电压中包含重复而选择 的，其中n为2以上的整数；负极放大器，接受上述第1至第n负极参照电压，从负极输出端 子输出负极灰度电压；和输出开关电路，根据控制信号，对上述正极输出端子和上述负极 输出端子直线连接或交叉连接到第1数据线和第2数据线进行切换控 制，上述正极放大器具有正极放大电路，其包括第l至第n正极差 动电路和第1放大级，上述第1至第n正极差动电路的输入对的第1 输入分别与上述正极解码器的上述第1至第n输出端连接，上述第1 放大级接受上述第1至第n正极差动电路的输出电流，进行电流电压 转换及放大，由上述正极输出端子输出上述正极灰度电压；和正极放大率控制部，连接在上述正极输出端子和上述第1至第n 正极差动电路的输入对的共同连接的第2输入之间，控制上述正极放 大电路的电压放大率，上述负极放大器具有负极放大电路，包括第l至第n负极差动 电路和第2放大级，其中上述第l至第n负极差动电路的输入对的第1 输入分别与上述负极解码器的上述第1至第n输出端连接，上述第2 放大级接受上述第1至第n负极差动电路的输出电流，进行电流电压 转换及放大，由上述负极输出端子输出上述负极灰度电压；和负极放大率控制部，连接在上述负极输出端子和上述第1至第n 负极差动电路的输入对的共同连接的第2输入之间，控制上述负极放 大电路的电压放大率，上述正极差动电路的导电型和上述负极差动电路的导电型为相反 导电型。
10. 根据权利要求9所述的数据驱动器，其特征在于， 上述正极放大率控制部包括第1电阻元件，连接在上述正极输出端子、和上述第1至第n正极差动电路的输入对的共同连接的第2 输入之间；和第2电阻元件，连接在上述第1至第n正极差动电路的输入对的 共同连接的第2输入和第1电压源之间，上述负极放大率控制部包括第3电阻元件，连接在上述负极输 出端子、和上述第1至第n负极差动电路的输入对的共同连接的第2 输入之间；和第4电阻元件，连接在上述第1至第n负极差动电路的输入对的 共同连接的第2输入和第2电压源之间。
11. 根据权利要求9所述的数据驱动器，其特征在于， 上述正极放大器输出由以下两个部分规定的电压将上述第1至第n正极参照电压加权相加得到的值；和由上述正极放大率控制部控 制的电压放大率，上述负极放大器输出由以下两个部分规定的电压将上述第1至 第n负极参照电压加权相加得到的值；和由上述负极放大率控制部控 制的电压放大率。
12. 根据权利要求9所述的数据驱动器，其特征在于， 上述正极参照电压产生电路具有输出上述多个正极参照电压的正极电阻串，上述负极参照电压产生电路具有输出上述多个负极参照电压的负 极电阻串，上述正极解码器，具有第1开关组，接受作为来自上述正极电阻 串的输出的上述多个正极参照电压，并从上述多个正极参照电压中根 据上述第1数字信号的预定比特位置的值选择第1及第2正极参照电 压， 选择的上述第1正极参照电压固定地从上述正极解码器的至少一 个输出端输出，还具有第1切换开关，分别对上述正极解码器的n个输出端中、 上述至少一个输出端以外的输出端，根据上述第1数字信号的其他的预定比特位置的值，选择并输出上述第1及第2正极参照电压中的一 个，上述负极解码器，具有第2开关组，接受作为来自上述负极电阻串的输出的上述多个负极参照电压，并从上述多个负极参照电压中根据上述第2数字信号的预定比特位置的值选择第1及第2负极参照电 压，选择的上述第1负极参照电压固定地从上述负极解码器的至少一 个输出端输出，还具有第2切换开关，分别对上述负极解码器的n个输出端中、上述至少一个输出端以外的输出端，根据上述第2数字信号的其他的预定比特位置的值，选择并输出上述第1及第2负极参照电压中的一 个。
13.根据权利要求9所述的数据驱动器，其特征在于，上述正极参照电压产生电路具有正极电阻串，其从第1至第(m+l) 抽头输出(m+l)个正极参照电压，其中m为2以上的整数，上述负极参照电压产生电路具有负极电阻串，从第l至第(m+l) 抽头输出(m+l)个负极参照电压，其中m为2以上的整数，上述正极解码器具有由m个开关构成的第1正极开关组，上述m个开关中，其第1端 子分别与上述正极电阻串的第1抽头至第m抽头连接，并根据上述第 1数字信号的预定比特位置的值择一地接通，向共同连接的第2端子输 出第l正极参照电压(Va(+))，其中m为2以上的整数；由m个开关构成的第2正极开关组，上述m个开关中，其第l端 子分别与上述正极电阻串的第2抽头至第(m+l)抽头连接，并根据上 述第1数字信号的预定比特位置的值择一地接通，向共同连接的第2端子输出第2正极参照电压(Vb(+));和(n-l)个正极切换开关，根据上述第l数字信号的其他的预定比 特位置的值，切换输出上述第1正极开关组的共同连接的第2端子的 连接节点的上述第1参照电压(Va(+))、和上述第2正极开关组的共 同连接的第2端子的连接节点的上述第2参照电压(Vb(+))中的一个， 其中n为2以上的整数，上述第1正极开关组的共同连接的第2端子的连接节点构成上述 正极解码器的第1输出端，(n-l)个上述正极切换开关的输出分别构成上述正极解码器的第 2至第n输出端，在上述正极解码器的上述第1至第n输出端，分别连接有构成第 1至第n上述正极差动电路的输入对的第1输入的非反转输入端，上述负极解码器具有由m个开关构成的第1负极开关组，上述 m个开关中，其第1端子分别与上述负极电阻串的第1抽头至第m抽 头连接，并根据上述第2数字信号的预定比特位置的值择一地接通， 向共同连接的第2端子输出第1负极参照电压(Va(-))，其中m为2 以上的整数；由m个开关构成的第2负极开关组，上述m个开关中，其第l端 子分别与上述负极电阻串的第2抽头至第(m+l)抽头连接，并根据上 述第2数字信号的预定比特位置的值择一地接通，向共同连接的第2 端子输出第2负极参照电压(Vb(-));和(n-l)个负极切换开关，根据上述第2数字信号的其他的预定比 特位置的值，切换输出上述第1负极开关组的共同连接的第2端子的 连接节点的上述第1参照电压(Va(-))、和上述第2负极开关组的共 同连接的第2端子的连接节点的上述第2参照电压(Vb(-))中的一个， 其中n为2以上的整数，上述第1负极开关组的共同连接的第2端子的连接节点构成上述 负极解码器的第l输出端，(n-l)个上述负极切换开关的输出分别构成上述负极解码器的第 2至第n输出端， 在上述负极解码器的上述第1至第n输出端，分别连接有构成第 1至第n上述负极差动电路的输入对的第1输入的非反转输入端。
14. 根据权利要求9所述的数据驱动器，其特征在于， 在上述正极放大器中，上述第1至第n正极差动电路具有第1至第n正极差动对，其分 别由各自对应的多个电流源驱动，输出对的第1输出之间及第2输出 之间分别共同连接，并共同地与第1负载电路连接，上述正极放大电路的上述第1放大级具有第1放大部，该第1放 大部的输入端与上述第1至第n正极差动对的输出对的第1输出和上 述第1负载电路的连接节点、及上述第1至第n正极差动对的输出对 的第2输出和上述第1负载电路的连接节点中的至少一个连接，输出 端与上述正极输出端子连接，在上述负极放大器中，上述第1至第n负极差动电路具有第1至第n负极差动对，其分 别由各自对应的多个电流源驱动，输出对的第1输出之间及第2输出 之间分别共同连接，并共同地与第2负载电路连接，上述负极放大电路的上述第2放大级具有第2放大部，该第2放 大部的输入端与上述第1至第n负极差动对的输出对的第1输出和上 述第2负载电路的连接节点、及上述第1至第n负极差动对的输出对 的第2输出和上述第2负载电路的连接节点中的至少一个连接，输出 端与上述负极输出端子连接。
15. 根据权利要求9所述的数据驱动器，其特征在于， 向上述正极放大器及上述负极放大器，分别供给高位侧电压源VDD和低位侧电压源VSS，作为驱动电压源，显示面板的相对基板电 极电压VCOM位于高位侧电压源VDD和低位侧电压源VSS的中间附 近。
16. 根据权利要求9所述的数据驱动器，其特征在于， 使基准电压源VSS为显示面板的相对基板电极电压VCOM附近的电压，向上述正极放大器，供给基准电压源VSS、和比上述基准电压源 VSS电位高的高位侧电压源VDD2，作为驱动电压源，向上述负极放大器，供给基准电压源VSS、和比上述基准电压源 VSS电位低的低位侧电压源VDD1，作为驱动电压源。
17. —种显示装置，具有权利要求9所述的数据驱动器。
全文摘要
本发明提供一种以较少的参照电压数实现省面积及高精度的电压输出的数字模拟转换电路、数据驱动器。包括参照电压产生电路(13)，生成并输出多个参照电压；解码器电路(12)，输入上述多个参照电压，根据输入数字信号从上述多个参照电压中包含重复而选择n个参照电压(V1～Vn)(n为2以上的整数)，并将其从n个输出端(N11-1～N11-n)输出；和放大电路(11)，其包括n个差动电路(111-1～111-n)，在上述n个差动电路的非反转输入端(+)连接上述n个输出端(N11-1～N11-n)，输出将上述n个参照电压(V1～Vn)运算合成而得到的输出电压，还包括反馈电阻(Rf)，一端与放大电路(11)的输出端子(N10)连接，另一端与上述n个差动电路的共同连接的反转输入端(-)连接；和电阻(R1)，连接在反馈电阻(Rf)的另一端和上述n个差动电路的共同连接的反转输入端的连接点、与电压源之间。
文档编号H03M1/66GK101174837SQ200710167998
公开日2008年5月7日 申请日期2007年10月31日 优先权日2006年11月2日
发明者弘 土 申请人:恩益禧电子股份有限公司