包括多个数模转换器的集成电路、σ-δ调制器电路和校准多个多比特数模转换器的方法

专利名称：包括多个数模转换器的集成电路、σ-δ调制器电路和校准多个多比特数模转换器的方法
包括多个粼辦换器的誠鹏、^A调库i勝鹏 和校准多个多比^^t换器的方法狱领域本发明涉及包括多^hf^辦换器的誠輸、L^调帝i勝电路、以朋于校 准多个多比^Wt辦换器的方法。背景狱在一些应用中，多比特模拟转换器的高线性度是基本的。例如，2>厶 (sigma"deha)调带滕％^，(例如如,于傲数转换的通信应用中洲顿的)得 益于^>厶调伟幡鹏反娜中所{顿的1^辦换器(digitakoanalog converter)的高线隨。为了提高激，辦换器的统隨，已失糊用鹏元件匹配^g^具有自校 准功能的掛離换器。在一^ffi中，^^鹏中鄉多个多比^^辦换器。例如，在多反馈 ^A调审藤中，禾,第一掛净辦换器以鄉二激冲I^换器将模拟反馈信号麟给 不同的反馈节点。在这种瞎况下，禾,鹏元件匹ra^可能导鉱厶调帝勝鹏 的增加的客尠卜环路延时(excess loop delay) 。 itt^卜，禾佣自校准掛冲辦换器则导 致增加的芯片面积需求以及功率消耗。发明内容根据本发明的一个实施例，麟了一种鄉一多比^ife/t辦换器以麟二多比1tf^换器之间共用赚准嶙。


图1示意tMS述了根据本发明实施例^-厶调伟i藤鹏。 图2禱性地描述了根据本发明实施例^2>厶调审滕中的被校准的1^辦换 器的^S各组件。图3示出了如图1中所示6^A调审勝中的典型信号值。图4滴性鹏了根据本发明另一实施例的多^>厶调库幡鹏。 具体实船式在下面，M51錄典型实施例以及附图，本发明糊寻到进"^说明。并不是 在限制的意Xh^i4行描述，而只是为了说明本发明一般性原理的目的。应当理解的是，本发明的范围仅仅由权利要求限定，并不lte;^;f描述的典型实施例所 限制。另外，应当離，顿续的典型实施例的详细说明中，任意示出的^t所描 述的在两个功能模块、设备、组件、鄉它物理弥加弹&间的直接驗鄉 合，,也可以舰间接驗^l^来实施。后面所描述的实施例涉及一种包括S"A调审勝鹏的誠电路，并且典型地OT棚于对通信娜i^I^换的通信鹏中，以及涉及相应的校准方法。可以 315￡^^^1有^^刺^1信 。 ^B^的实施例中，Z"A调帝i塍电 路Ji^时间型的。在其它实施例中，也可以利用其它鄉的S"A调帝藤鹏，如 开关电織(switohed-c^acitor)型的。另外，应当離的是，后:i^f描述的1^i 也可以自于包括至少两个多比#1^换器的其它1^的皿,。图1雜性鹏了纖时间型的多反^>厶调伟幡鹏。如所示，I"A调伟幡 ^^括净鄉输A^140、滤波网络150、 N比特檄数转换器(ADC) 160、和由 第一掛+辦换器(DAC) 100A和第I^)AC IOOB,的反馈环路。i^ADC 160是 多比^M的，艮PN〉1。类{鹏，第一DAC100A和第^DAC100B也是多比麟 型的。第一DAC IOOA和第ZX)AC IOOB与ADC 160有着同样的比微。第一DAC 100A和第^DAC IOOB的目的是将ADC 160的数字输出信号反馈至lj滤波网络150 的反馈节点中。"&Dt是说，第一DAC IOOA可以位于第一反馈环路中，第二DAC IOOB可以位于第二反娜路中。如戶标，反馈节点可以位于滤波网络150内赫 在搶波网络150 ^1鴻处。第一DAC IOOA和第ODAC IOOB分别可以基于多个 可織控制,出单元(例如电流单元(current cell))来实现。#1^出单彌 ^^输出信号，戶;M输出信号鄉P^DAC的信彌出端。ADC160基于时f憔号cuolo:作c第一DACiooA和第rDAC誦基于时牵幅^oJwla:作。滤波网,括具有缓冲器152、电^IIC1和电阻器RZ1的第^^^以M 有缓冲器154、电WtgC2和电阻器RZ2的第二^ 。第^5^M31电阻器R1接^自模拟输A^ 140的M!l入信号。第二^^ii31电P且,接TO"^ 器的输出信号。第二H^l^i出信号Mil^至iJADC 160。另外，舰电阻器RG 将第~* 的输入与第二皿器的输出相耦合。应当M的是，滤波网络150 的以上实施只Ji/示例性的。在其它实施例中，可以利用其它鄉的滤波网络。例 如，^tl可以以不同的方絲实施。另外，可以适当鹏驗滤波网络150中如另夕卜所示的，第一dac 100A将織出信号掛共给錢^^的输局 处的反馈节点,第:O)AC 100B将皿出信号衝共给^二^tl的输A^处的反 馈节点。在其它实施例中，反馈节点可以位于不同^fi。如进"^所示，0fiSS-A调伟離鹏的模拟部分用以基于^Ht号进行工作。 在其它的实施例中，可以配置5>厶调制器电路的模拟部分用以基于单端信号 Csingle^ended signal)进行工作。根据戶标的实施例,2^调库i攞輸还包括校准顿200，用来校准第一DAC IOOA和第:ZDAC IOOB。逸就是说，g—DAC IOOA和第:IDAC IOOB间共用该 校准鹏200。校准鹏200鄉校鄉入信^CALIN给第一DAC IOOA和第二DAC IOOB。 在第一DAC IOOA和第二DAC 100B内^ffi该校,入信^CALIN用以,多个 输出单元中的至少^-个用于校准。这^一DAC IOOA和第:IDAC IOOB的正常工 作期间以3i^^M^^i。另外，校准电路200接lfeADC 160的输出信号ADCOUT，并且基于ADC的 输出信号ADCOUT，产CT于第一DAC IOOA和第ZDAC IOOB的繊输入信号 DACIN。據一DAC100A和第ZX)AC100B内禾U用W^输入信号DACIN，用以根据^^^i^伟蝓出单元。根据戶;f^的实施例，根据繊^^it^m^择那些没有m择用于校准的输出单元。例如，如果在给定的时间点，选择第一dac 100A的输出单^一以及第:idac 100B的输出单^t一用于校准，则可以根据^i^m^制淇它,出单元。为了这个目的，第一DAC 100A^l第:iDAC lOOB的输出单元的ftK大 于用于仅仅转换编码数字值而实际所需要的输出单元的数量。例如，第一dac IOOA和第:ZDAC IOOB可以各包括16 ，出单元，Wl出单^l^单位输出 信号，戶服单位输出信号要鹏WtDAC信彌出端。为了产生具有16个不同电平 出信号，只需要15铺出单元，戶脱电^f^括输出电平0。因此，输出单 &一可以用于校准。在^W钟周期中，i^^出单元中的不同的一个用于校 准。以以下方^^魏一DAC IOOA和第ZJ)AC 100B的I^输入信号DACIN, 即用于校am^的输出单元并不^Ml入信号DACIN控制。这种娜允许在 正常樹繊亍期间校御AC IOOA、誦。可以将ADC 160的N比特输出信号ADCOUT提供给在、離计编码中4顿 2N-1僧路的校准鹏200。当^^錢一DAC IOOA中魏制的一憎卜输出单 元以及綠I^)AC IOOB中魏制的一个嫩卜输出单元时，于是也利用M^i惱 码，il3l2W^^l^glf入信号DACIN鄉给戶;MDAC。在其它的实施例中， 可以禾iJ用力f^H带鹏。另外，綠一DAC100A和第ZDAC100B中，可以提 #^至更大数量的输出单元。在这种清况下，可以同时校准更多的输出单元，或 者输出单元可以^ffi作备用单元(spare cell)。按照^f^的实施例，校准电路200包括M多路gffl器220和基于有限^t^态 Wf实现的控制鹏240。基于由ADC 160的输出信号ADCOUT綱的数滩， M多路OT器220 ^Lbiffl于第一DAC 100A和第rDAC 100B的f^输入信 号DAON的^;。控制鹏240^^糊入信^CALDNo另外，控制电路240 4^伟瞻号MUXCTL,用于控带鹏多路飾器220。根l^"个实施例，校^I入信^CALIN包括与第一DAC IOOA中的输出单元 的数目和第^DAC 100B中,出单元的数目m应的多^f，号，其中利用该 开^ft号将相应的输出单元切换为校微莫式。类似地，用于数据多路^器的控 希赔号MUXCTL可以包括^M^ff号，i^JF^ft号与用于AAi^多路Mffl器 220向第一DAC IOOA和第:ZDAC 100Bjl^gtf入信号DACIN所^l的线路的 数目舰应。控制,240禾R/g限扰态机可以以衝牛、软件、g^组合的方M实现。 图2 ^^'l^出了DAC的内部电路组件，例如如在根据本发明实施例的M 电路中所^ffl的第一DAC 100A^mrDAC IOOB。根据所示的实施例，i^DAC包 括多，出单元300，这，出单元被实施为电流单元，^t都,单位输出电 流。根据戶;f^的实施例，用于N比特DAC的输出单元300的数目为2W个。基于与 电流源i央330有关的电流镜(currentminor)来实Jj^M^出单元。如所示，电流 源±央330包括晶，340、 350、 360，所述晶体管340、 350、 360被MSg用以在^#出单元300中与晶皿305、 310、 315"^成电流镜。^^f示的实施例 中，所述电流織于PMOS晶体管来实现。在其它实施例中，也可以禾佣其它类 型的晶体管。在每一预出单元300中，晶体管310作为镜像晶体管，其镜^M51电流源 块330的晶膽340、 350的电流。晶條305作为繊出单元300的输出节点与 镜晶体管310之间戶;f^置的级联晶^f^作用，由jIW自，构。晶体管315 作为校准晶^t^作用并且并f^至l條晶赠310。S31相应的开关370将输出单元300的相，出节点g至ljDAC的差^f号 输出端。爐是说，借助于开关370，可以将^tlr出单元300 ^"至IJDAC的差 ，出端用以输出单位电流。于Jiil51^h单位电流的和，^DAC的输出信号。 禾鹏开关370可以将输出信号的总{ $制到2W个不同的电平之一。作为进"^描述，DAC包括校鹏概且Wif出单元300包括用于将输 出单元300 il^到校M 400的开关320。该校M 400也可以基于电流H^实 现。^^标的实施例中，该校M 400包^NMOS晶條430、 440、 450。在其 它实施例中，可以禾,其它11^的晶,^^ 400的其它实施形式。具有战电路组件的DAC的运行如下ffl)AC的正常运行中，禾,2N—1 賴出单元300来4^^DAC出信号，也就是如由开关370所控制的那样， | 1^单位电 ^给，瑜出端380、 390。，渝出单元300中的剩f 个用于校准并利用开关320齢到校麟400。鄉出单元300的这个校准模式 中，闭合相应的开关320。在这种配置中，雜校准晶体管315以使基本作为二 极管^g行，舰JMM联晶條305将校准晶條315的漏极端T^至啦 准晶体管315的栅极端子。在这种^l^态下，3ii^出单元300的电流被调整到与 由校繊400所鄉的校准电淑树应的值。在打冊关320后，鄉出单元300 的正常运行中^#，整的电流值，因为校准晶体管315的栅源容量将校准晶体 管315的栅极^ffi^^在恒定值，U'J繊出单元300再次fei^择用来校准。以循环方^^出单元300用于校准，因此循环地调^I出单元300的单 位电流以便^:对应于由校繊400所麟的校准电流。这样，^h^I出单元300 * ^目同的单位电流，而^虑 出单元300中所使用的晶体管的失配。 这又改善了DAC的线眺如结合图l戶标，由校Ml入信^CALIN^S伟撇出单元300的开关320。如结合图l所示，由数^f入信号DACIN^S制开关370。开关320和370可以 利用晶体管戯它鋭的开关器j辣实现。图3示出了结合图l所示的信号ADCOUT、 DACIN、 MUXCTL、禾口CALIN 的典型值。图3的典型值涉及一种实駄式，其中ADC 160柳匕f纖以鄉一DAC IOOA和第ZDAC 100B的比,为N-4。由jitM5！ 15个iyg线将ADC 160 ,出 信号ADCOUT以鍵i"Hi^ (thermometer coding) ^^。在图3的_￡±部分中，以表格的形力示出了信号ADCOUT的典型值。表格的 每列对应于不同的娜线，以及表格的不剛亍对应于ADC 160的不同时钟周期。 在表格的左边，给出了时钟周期数，所述时钟周期数在垂直箭头的方向上增加。 在表格的右边，以"H4制形式给出由表格的相应fi^码的数，。如戶标，当经綱的数滩增加时，使增力鹏的娜^ax欽活狀态。在图3的左下部分中，以类似的表格形力示出了M^入信号DACIN的对应 值。同样，在表格的Si^出了时钟周期数，以及^^格的右雖出了经编码的 数M。如戶标，对于信号DACINl;浏于信号ADCOUT要多一个繊线。这是由 于输入信号DACIN鹏于DAC的输出单^t一，其鹏择用于校准并且因此不能 用于生^DAC的输出信号。在图3中，与用于校^^选择的输出单^树应的数 据线的^S被标为"X"。 mM标为"X"的位置，信号DACIN与信号ADCOUT相对 应。从标为T的爐开始，信号ADCOUT的第n个,舰应于信号DACIN的第 &1个娜线。这样，信号DACIN包含与信号ADCOUT相同的关于编繊雜的 信息。在其它实施例中，可以J顿在信号ADCOUT禾nDAClN之间的不同麟。在图3的右上部分中，以类^m格的形^/示出了信号MUXCTL的对应值。同 样，在表格的左边给出了时钟周期数。对于信号DACIN的每个数据线，信号 Muxcnm括娜线。在描述的示例中，从綠—时钟周期所撒活的所有繊 线开始，通过在下一时钟周期从左到右依次去激活数据线中的一^生成信号 MUXCTL。这导miiaJ^数据多路复用器220 ,号ADCOUT转换为信号 DACIN。在其它的实施例中，可以以不同的方微4^信号MUXCTL，这1^^于 数据多路复用器220的配置。如^后所有的ii^线鍋皮去撒活，则所有的输出 单元 ^准，并且该瀬画激活的信号MUXCTL的所有娜^Sif开始。在右下部分中，示出了信^CALIN的对应值。如可以看出，对于信号DACIN 的^1 线，信^CALIN鹏括一^M线，"&l尤就于DAC的^t^出单元而該—个翻线。歡活对应于要鹏准,出单元的娜线，不激活其它的数 据线。在第一时钟周期，激活第一繊线。然后在齡时钟周期将激活繊线向右移动一个位置。这导舰应于标出了M^f入信号DACIN的表中标为"X"的 ，的，出单元^^择用于校准。应当,，信号ADCOUT、 DACIN、 MUXCTL以及CALIN仅仅是范例。特别地，可以根据不同的方微实5鹏要ME准的输出单元的选择。在一些实施例 中，甚至可以以随机的方^fe^择要M^准的输出单元。正如本领^^人员应 当S0的，因而需要^信号MUXCTL的生^^审徴据多路^器220。图4滴际出了根据本发明另一实施例的誠多反 ^调伟幡电路。此 外，膝A调审勝鹏Ji^时间型。然而，根据其它实施例也可以是不同的实施 方式，如开关电#^ "式。与图1 ^^A调律i藤鹏相比较，图4 ^"A调律i勝鹏为多级型，例女PMASH 型。在图4的下部中 §^出了第一调律1鹏。在图4的上部中概标出了第二'B 舰电阻器R11将模拟信"^f入540船到第一调帝,的滤波网络550A。 将该滤波网络550A的输出信号^^给第一调第iM的ADC 560A。鄉反馈环路 用于将ADC560A的输出信号ADCOUT反^^搶波网络550A的反馈节点。为了该 目的，綠一调伟i鹏中mam—DAC500A以鄉ZX)AC500B。反馈环路550A包括具有第"^冲器552A、电 011和电阻器RZll的第 以及具有第J冲器554A、电阻TC1和电阻器RZ21的第二 ^1。 舰电阻器R21将第"^^的输出信号JI^给第二^a。另外，衝共电阻器 RG1,该电阻器RG1将第^a的输A^与第二^l的输出端相耦合。应当 離，滤波网络550A的实船式仅仅是范例，且在其它实施例中可以禾佣其它滤波网络的实;6i^式o^0f描述的实施例中，将第一DAC 500A的输出信号il^给位于第"^a 输A^鹏反馈节点，以及将第rDAC 500B的输出信号鄉给在搶波网络550A 的第二集^ll输入端处的反馈节点。在其它实施例中，反馈节点可以位于不同的 艦与第—调带M类似,第二调审M包括搶波网络550B和被ll^用于接收滤 波网络550B的输出信号的ADC560B。另外，第二调带臓包括用于将ADC 560B的输出信号ADCOUT反馈至lJ^波网络550B的反馈节点的反辦路。i^&馈环, 括第二调铜臓的第一DAC 500C和第rDAC 500D。第二调翁鹏的滤波网络550B包括具有第一缓冲器552B、电^t!C12和电 阻mZ12的第^^，以及具有第Z^冲器554B、电P且tlC22和电阻器RZ22 的第二^§0另外由点为M^标，第"^II可以还包括附加的电阻器RHC2。 舰电阻鹏2将第"^ 输出信号^^给第二^ 。另外，舰电阻器 RG2将第^^I的输A^与第二^^的输出端相亂将第一DAC 500C的输出信号鄉给搶波网络550B的第"^I输A^处的 反馈节点，以及将第rDAC 500C的输出信号鄉给搶波网络550B的第二^^ 输A^处的反馈节点。在其它实施例中，可以以不同的方絲定位反馈节点，或 者可以以不同的方絲实现滤波网络550B。第一调律'M和第二调律i，之间的^如下Mil电阻器RSl将第一调制 繊中滤波网络550A的第"^麟的输出信号鄉给第二调审鹏中滤波网络 550B的第^^^JA^。 i!31电阻器RS2将第一调帝臓中滤波网络550A 的第二集職的输出信号提供给第二调律幡级中搶波网络550B的第""^^的 输A^。在其它实施例中，可以以不同的实S^^实I鹏一调带M和第二调 伟'，之间的^。基于^Ht號实5鹏一调审M和第二调帝i，附莫拟部分。在其它实施 .例中，可以基于^f号来实I赚一调伟i鹏和第二调帝鹏的模拟部分。可以以与结合图2所示相同的方式来实IIDAC 500A、 DAC 500B、 DAC 500C、 DAC 500D。特别地，^hDAC 500A、 500B、 500C、 500D可以包括基于i^f入信号而^S制的多错出单元。输出单元可以被实现为电流单元。将时l帽^CLK分别il^给ADC 560A和ADC 560B。将时l帽^CLKDAc提 供给DAC500A、 500B、 500C、 500D。如另外戶标，5>厶调审勝电^^^ ^570柳莫拟多路飾器580，该模拟 多路飾器580齢到第一调伟i鹏中滤波网络550A的第"^a的输出端和第 二集麟的输出端并且耦合到第二调伟幡级中滤波网络550B的第"^^的输 出端和第二^l的输出端。将l鄉观糧输出缓冲器590船到模拟多路飾器580。 , 用于]^$和3 ;管理的目的。另外，^A调审藤^&括被^^用以接麟一调帝臓的ADC560A的输出信号ADCOUT的第一l^多路Mffl器520A，和被^^用以接i^m二调审JM的 ADC 560B的输出信号ADCOUT的第二数据多路复用器620B。数据多路复用器 620A、 620B如针对图l的 多路复用器220戶腿的另附运行。特别地，数据多 路飾器620Ai^f要鹏制的、第一DAC 500A^卩第ZDAC 500B的输出单元来根 据由ADC 560A的输出信号ADCOUT,的数^t^^DAC的输出信号。
多路Sffl器620B选择要被控制的、第二调制勝级的第一DAC 500C和第ODAC 500D的输出单^^根据由第二调审M的ADC 560B的输出信号ADCOUT,的 数^1^DAC的输出信号。^A调带勝电路还包括第一调伟I鹏的第一控制电路600A和第二调帝鹏的 第二控制,600B。有限机态浙600A、 600B分别具有与图2的控制电路240类 似的功能。糊哋，第一控制鹏600A^^S^J入信^CAUN，将其鄉给第 一调讳l，的第一DAC500Af(J第rDAC500B,用以i^ DAC的多个喻出单^t 一用于校准。另外，控制TO600A^ffl于第一调帝i鹏的翻多路朋器620A 的控帝腊号MUXCTL。如结合图3以J^f皿的，以这种方式4^信^CALIN和剩余,出单元用于基于由^一调帝M的AD^ 560A的输出信号ADCOUT的编 離^^DAC的输出信号。對 ，第二控制电路600B^i^i^入信^CALIN,将其^^给第二调 伟'M的第一DAC 500C和第rDAC 500D，用以选择DAC的多，出单^t一用 于校准。另外，控制电路600B生成用于数据多路复用器620B的控制信号 MUXCTL。如上所述，以这种方式生成信号CAUN禾OMUXCTL,使#&每个时 钟周^i择DAC的输出单元中的不同的一个用于校准，以及^ffi剩余的输出单元 用于根据由第二调带m的ADC 560B的输出信号ADCOUH^马的数^m^ DAC的输出信号。与图l的实施例类似，控制^600A和控制^&600B可以基于有P艮优态机 来实恥根据所描述的实施例，舰繊赌器630A将第一f^r入信号DACIN从 娜多路飾器620AJI^至IJDAC 500ASDAC 500B。對鹏，fflil^^存器 630B将第二数据输入信号DACIN从数据多路复用器620B提供到DAC 500C和 DAC500D。在其它实施例中，可以省Bffi^l贞存器630A禾n/或630Bo如进~^皿，分别将第一调帝自的ADC560A的输出信号ADCOUT和第 —调带鹏的m^贞存器630A的输出信号鄉^ 職650A和650B。對鹏， 分别将第二调审J^的ADC 560B,出信号ADCOUT和第二调伟iJM的f[^贞 存器630B的输出信号II^^^離650C禾卩650D。 iWtl650A、 650B、 650C、 650D具有将^if入信号的,计代码转换为制力敝代码的作用，由此^1>传 输信号的数字线的数目。離号絲一调带M的解離650A、 650B鄉给第一多路gffl器700A。 借助于第一多路飾器700A，可以^SWH 650A的输出信号和ITOI 650B的输 出信号之间选择要 —步 1的信号。對鹏，第二调审M包括被^^用以 接i^Sf石骤650C和ITOl650D的输出信号的第二多路Mffl器700B。借助于第二选择要Mi^H纖信号。 '^ ' ' 8将多路糊器700A的输出信号H^给下一级(downrater) 740A，以及将复 用器700B的输出信号^^给下"^ 740B。下一级的作用M31OTHt^陶, 出数字速率。将下—级7概、740B的输出信号鄉mE^Ht号接口 750，谢gJ!M分 信号接口 750用来以低信号振纖出数^ 。如进1戶标，S"A调审勝^&^括多路朗器710、存储控审J^I呈信息的芯 片控带膀口720、以及4^伪随^t^t号的线性反^^寄織730。为了分析 或调^SWF路的属性，可以M31多路飼器710糊随+臓滩号鄉给第一调律'M禾P/，二调审M的反,路。在图4的实施例中，控制鹏600A、 f^多路飾器620A、禾口i^存器 630A形員第一调希幡级的第一DAC 500A和第I^AC 500B之间共用的校准电 路。對鹏，控制鹏600B、娜多路飼器620B、和m^贞存器630B形鹏 第二调帝M的第一DAC 500C和第ZX)AC 500D之间共用的校准电路。在其它实 施例中，也可以禾U用^DAC500A、 DAC500B、 DAC500C、以^SDAC500D之间 共用的单控制嶙，也就是具有鄉卿AC共用的校准电路。应当 ，在不脱离本发明的范围的情况下^Jl^实施例范围内各种不同修 改都是可行的。例如，i^^i可以用在不同于S"A调审藤电路的誠电路中。另 外，这些构想可以用在其它鄉6^A调伟微鹏中，如开关电miS"A调伟i藤电路中。另外，可以利用不同鄉的被校准的DAC,而不局限于电^m (current streering)的DAC。繊于DAC的鄉，可以禾佣其^^准机制，不局限于结合图2戶; ^的输出电流的校准。最后，应当sif，实施例的特征可以适当^i:相组合。
权利要求
1、一种集成电路，包括第一多比特数/模换器，第二多比特数/模转换器，以及在所述第一和第二数/模转换器之间共用的校准电路。
2、 根据权利要求1戶做的誠,，其中所鄉一和第二掛牛辦换器分另抱括多，出单元，以及其中seg^M校准^用以控律iBM输出单元的相应 输出信号的校准。
3、 根据权利要求2戶腿的,鹏，其中戶;M^准^a括控制鹏，所 述控制电路被配置用以将校准输入信号,给所，一和第二激m^换器， 择至少一错出单湖于校准。
4、 根据权利要求3戶腿的誠鹏，其中戶;f^制^a括有限扰态机。
5、 根据权利要求3戶舰的誠电路，其中戶腐校准^l^&括用以基于繊输入信号 #要鹏制的、戶;f^—柳麟二掛丰辦换器的输出单元的娜多 路飾器。
6、 根据权利要求5戶舰的誠秒各，其中iesm^制电路用以^^服 多路^器的控律|腊号。
7、 根据权利要求3戶腿的 ,其中戶腿校准电,括用以基于第一i[^i入信号5i6^f要M^制的、戶;M^—i^辦换器的输出单元的第一m^多 路飾器、禾口用以基于第二 ^入信号*^#要鹏制的、戶; ^二掛丰辦换 器的输出单元的第二 多路^器。
8、 根据权利要求2戶脱6^电路，其中戶;M输出单元被隨为J^为 输出信号的输出电流的电流单元。
9、 根据权利要求l舰的誠鹏，包括I^A调W电路。
10、 一种S-A调伟幡鹏，包括第一多比1^/離换器，第二多比,丰辦 ，以及^^一和第二掛丰辦换器之间共用的校准电路。
11、 根据权利要求10戶腐的2>A调带藤鹏，包括第一反馈环路，以及 第二反,路，其中^一反馈环路中^tj ^一掛,换器和^m二反馈环路中JH^M^二掛净，换器。
12、 根据权利要求10戶舰的E-A调制膘顿各，包括第一调伟l臓，以及 第二调律l鹏，其中鄉一调库i臓中微所鄉一掛t辦换器禾鹏二调伟幡级中提供所述的第二数/模转换器。
13、 根据权利要求io戶脱的L"A调伟i滕鹏，其中戶;M^—和第二^/t辦 换器分别包括多铺出单元，以及其中sss^述校准电路雜制戶;M输出单元的 相 出信号的校准。
14、 根据权利要求13戶脱的E^调伟幡鹏，其中戶;M校准^^括控制 ， m^制,被iegffl以将校Mf入信号n^给戶;Mm—和第二i^换 器以麟至^一错出单元用于校准。
15、 根据权禾腰求14戶腿的S-A调伟幡鹏，其中戶;f^e制电鹏括有限鄉几。
16、 根据权利要求14戶腿的调库i藤鹏，其中校准电路用以基于 11入信号^#要鹏制的、戶;Mm—称麟二i^辦换器的输出单元 的繊多路飾器。
17、根据权利要求16戶腿的调律i勝鹏，其中iaa^^制顿各用以 ^ 多路鯛器的控审腊号。
18、 根据权利要求14戶腿的调伟l勝鹏，其中戶腿校准电鹏括用以基于第一iMi入信号3fe^择要鹏制的、转换器的输出单元的第 一娜多路飾器和用以基于第二输入信号要鹏制的、所述的第二数/模转换器的输出单元的第二数据多路复用器。
19、 根据权利要求13戶腿的调律螺鹏，其中戶;M输出单元被隨为 Ji^作为输出信号的输出电流的电流单元。
20、 根据权利要求10臓的S"A调第l藤鹏，其中戶腿LA调库I滕鹏为 连续时间型。
21、 一种用于校准多个多比特鋭,换器的方法，包括生^^lt[入信号，以^i^校 i^入信号到^M^辦换器。
22、 根据权利要求21臓的方法，其中^Mf(/l辦换器分别包括多领出单元，以及其中戶; ^方^^括控制戶;M输出单元的相繊出信号的校准。
23、 根据权利要求22戶;M的方法，包括 <昔助于^^ ^\信号5|6^择至少—僧出单元用于校准。
24、 根据权利要求22戶脱的方法，包括基于数据输入信号来选择要被制的至少两错出单元。
25、根据权利要求21戶皿的方法，其中在掛丰，换器的正常运行期间来 实JMW辦换器的校准。
全文摘要
本发明涉及包括多个数模转换器的集成电路、∑-Δ调制器电路和校准多个多比特数模转换器的方法。在包括第一多比特数/模转换器和第二多比特数/模转换器的集成电路中，提供在第一和第二数/模转换器之间共用的校准电路。
文档编号H03M3/00GK101404502SQ20081017563
公开日2009年4月8日 申请日期2008年9月28日 优先权日2007年10月1日
发明者A·迪吉安多梅尼科, A·韦斯鲍尔, D·桑塞冈多贝洛, L·戈里, M·克拉拉, W·克拉特泽 申请人:英飞凌科技股份公司