具有可调节管体偏置和供电电路的集成电路的制作方法

专利名称：：具有可调节管体偏置和供电电路的集成电路的制作方法具有可调节管体偏置和供电电路的集成电路
技术领域：
oooi本发明涉及集成电路，尤其涉及可用于iliiia行晶体管电源和管体偏置调整来改普性能并减少能量消耗的电路的电路和设计系统。技术背景0002在当前的半导体工业中正在为改善设备性能而进行努力。通过将晶体管元件按比例縮小为更小的尺寸和更低的工作电压的方式，已经在速度、能量消耗和密度方面获得了改善。这些按比例縮放的部分尝试导致了晶体管阈值电压的降低。因为有助于改善晶体管开关速度，所以低晶体管阈值电压通常是有利的。然而，低晶体管阈值电压还可能导致晶体管漏电流增加。因为晶体管损耗可能产生不希望有的功率损耗，所以晶体管损耗的增加是不合需要的。0003为了确保在阈值电压按比例降至下限值的同时晶体管漏电流不会变化过度，一些集成电路需要在降低的电源电压下运行。例如，用于为集成电路的杨。、逻辑供电的正电源电压可以从1.5伏特减少到1.2伏特，从而补偿由于阈值电压降低而导致的漏电流的增加。尽管电源电压的降低对减少能量消耗可能是有帮助的，但在不影响晶体管开关速度的情况下电源电压不能降低很多。0004为了解决这些问题，一些集成电路设计利用管体偏置配置，其中电路中某些晶体管的本体(bulk)或管体的端子被偏置以增加晶体管的阈值电压。具有以这种方法偏置的管体端子的晶体管显示出损耗减少的情况。M除去其正电源电压而将部分未被使用的电路设置成睡眠状态的方式也可以节省电源。0005尽管诸如这些之类的技术能够在保持设备性能的同时有助于减少能量消耗，但因为管体偏置配置降低了晶体管速度，所以其并不总是能够偏置有源电路中晶体管的管体端子。此外，因为电路在睡眠状态下将不会运行，所以构成有源电路一部分的晶体管不能被设置为睡目跳态。0006因此需要掛共一种改善的方式，其能够解决集成电路中晶体管性能和能量消耗方面的难题。
发明内容0007集成电路具有可调节管体偏置电路和可调节正电源电路。所述可调节电路可被用来提供不同的管体偏压到集成电路上不同的电路块。例如，必须相对迅速开关的电路块可以具有接地管体偏压，而无须fflil开关的电路块可以具有非零管体偏压。可调节电路还可以用来^i共不同的正电源电压到不同的电路块。例如，包括必须fflil开关的晶体管的电路块可以具有最大电源电压，而具有较不严格计时要求的电路±央可以具有降低的电源电压。0008管体偏压和正电源电压可!雌择以满足设计要求，同时最小化漏电流。通跟小化漏电流，可以斷氐集成电路上的能量消耗。0009具有可调节电源电路的集成电路可以是可编程集成电路，所述可编程集成电路包括可编程元件。可编禾i^;件可以被加载以配置数据。利用可编程元件生成的静态控制信号可以被施加至何调节电源电路以建立所需的管体偏压电平和正电源电压。0010可调节电源电路可以基于招可适当的可编程电路。如果需要，独立可调节正电源的每一个都可以包括各个的可编程电压分压器。每一个可调节正电源中各个可编程电压分压器的输出可以被施加到运算放大器的输入端，所,算放大器被设置为单位增益配置。可编程电压分压器的设置可以M;将适当的配置数据加载到相关可编程元件中的方式来调整。该类型的可编程电压分压器可被用来控制可调节管体偏置电路的可编程电压调节器的运行。ooii计算机辅助设计工具可以接收用户自定义逻辑设计并生成用于在可编程逻辑器件中实现自定义逻辑设计的相应配置数据。当实现自定义逻辑设计时，可编程逻辑器件上的一些电路块将被1顿，可编程逻辑器件上的一些电路块将不被〗顿。在所<顿的电路±央之间，一些块具有比,格计吋要求，其它块具有较不严格的计时要求。0012计算机辅助设计工具可以处理用户设计以鉴定不使用的电路块。计算机辅助设计工具还可以鉴定哪些被使用块必须迅速开关以及哪些被使用块允许以稍慢的速度开关。根据这些信息，计算机辅助设计工具可以生成用于调整可调节电源电路的配置数据，以满足定柳艮制及其他设计限制，同时最小化漏电流和能量消耗。例如，施加到不使用块的正电源和管体偏压可以被设置为接地电压以断开那些块。0013在所使用的块之间，更快开关的块可以具有接地管体偏压，而稍慢开关的块可以具有非零管体偏压(例如，n型沟道金属氧化物半导体晶体管的负管体偏压)。一瞎管体偏压增加所施加的晶体管的阈值电压，并借此降低漏电流。0014施加到每一个所使用电路块的正电源电压的电平还可以变化。例如，需要fflil开关的块可以具有最大正电源电压(例如l.l伏特)，而具有较慢开关速度要求的块可以禾,较低正电源电压(例如1.0伏特)进行供电。0015!附图以及稍后对实施例的详细说明，本发明的其它特征、其特性和各种优点将变得显而易见。0016图1是根据本发明一个实施例的诸如可编程逻辑器件的说明性的可编程集成电路的图。0017图2是根据本发明一个实施例的显示如何由逻辑设计系统创建可编程集成电路配置数据和如何将可编程集成电路配置数据存入至储如可编程逻辑器件集成电路的可编fift成电路中以配置设备在系统中运行的图。0018图3是根据本发明一个实施例的可用于生成配置数据的电路设计系统的图，其中戶腿配置娜用于在诸如可编程逻辑器件集成电路的可编程集成电路中实现自定义电路设计。0019图4是根据本发明一个实施例的可用于逻辑设计系统的说明性计算机辅助设计(CAD)工具的图。0020图5是根据本发明一个实施例的设计自定义逻辑电路并产生当在可编程集成电路设备中实现自定义逻辑电路时所使用的配置数据的说明性步骤的流程图。0021图6是根据本发明一个实施例的管体偏置n型沟道金属氧化物半导体晶体管的示意图。0022图7是根据本发明一个实施例的管体偏置n型沟道金属氧化物半导体晶体管的剖视图。0023图8是描绘了根据本发明一个实施例的作为晶体管管体偏压的函数的门延迟的曲线图。0024图9是描绘了根据本发明一个实施例的作为晶体管电源电压的函数的门延迟的曲线图。0025图10是根据本发明一个实施例的说明性集成电路的示意图，其中在所述说明性集成电路中可调节管体偏置电路和独立可调节正电源电压电路被用来为各个电路部mii共定制管体偏置和电源电压。0026图11是根据本发明一个实施例的说明性可调节正电源电压调整电路的示意图。0027图12是根据本发明一个实施例的可用于可编程电路的说明性可编程电压分压器的示意图，其中所述可编程电路诸如可调节正电源电压调整电路或者管体偏置电路。0028图13是根据本发明一个实施例的可用于解码控制信号的说明性解码器的示意图，其中所鹏制信号M加至储如可编程电压分压器的可编程元件。0029图14是根据本发明一个实施例的显示与图11的可编程电源电路中的结点关联的说明性电压的列表。0030图15是根据本发明的可用于可编禾ifti戎电路中的说明性可编程管体偏置电路的说明性电路图。0031图16是根据本发明一个实施例的涉及利用逻辑设计工具以通3i)(寸集成电路上的电路块生成适当的正电源和晶体管管体偏置选择的方式来优化设备性能的说明性步骤的流程图。具体实施例0032本发明涉及M调节电源电压来优化集成电路。集成电路可以是任何适当类型的集成电路，诸如微处理器、专用集成电路、数字信号处理器、存储电路等之类。如果需要，集成电路可以是包括可编程电路的可编程集成电路。可编程电路可以M3i调节存储元件的设置来加以配置。利用以举例说明的方式在此描述的一个适当配置，被优化的集成电路是诸如可编程逻辑器件集成电路之类的可编程集成电路。0033可编程逻辑器件是可由用户配置以执行自定义逻辑功能的可编程逻辑器件。可编程逻辑器件魏过将配置数据加载到设备中的方式配置的("编程的")。配置数据有选择地开启和关闭部分设备电路并借此定制设备上的逻辑。当电源关闭时，具有非易失性配置存储器的可编程逻辑器件可以保存他们的配置数据。具有易失配置数据的可编程逻辑器件通常在系统上电时利用被称为配置设备的辅助电路来加载配置数据。配置设备可以利用非易失性存储器存储配置数据。具有非易失性存储器的可编程逻辑器件还可以在安装于系统之后进行配置(所谓的系统在线编程)。0034可编程逻辑器件集成电路具有利用中央逻辑电源电压供电的中央逻辑。通常具有与中央逻辑的电源关联的正中央逻辑电源电压和接地电压。被称为Vccl的正电源电压可以具有1.1伏特的额定最大值(举例来说)。有时被称为Vss的接地电源电压可以是O伏特(，映说)。集成电路上的一些电路可以在诸如1.6伏特(举例来说)的升高电源电压Vcchg之类的一个或更多较高正电源电压下运行。管体偏压Vb可以被施加到集成电路上的晶体管的管体端子。施加于n型沟道錄半导体(NMOS)晶体管的管体偏压通常是负的。如果需要，正管体偏压也可以施加于p型沟道金属氧化物半导体晶体管。管体偏压有助于减少漏泄电流并借此最小化能量消耗。0035在图1中显示了说明性的可编程逻辑器件10。可编程逻辑器件10可以具有用于驱动断开设备10的信号以及用于经由输入输出引脚14从其他设皿收信号的输入输出电路12。输入输出电路12包括输入缓沖器和输出缓冲器(有时称为输入驱动器和输出驱动器)。引脚14可以是用于在设备10的内部电路和外部封装之间建立电连接的任何适合类型的引脚或者焊接凸起。一些引脚14用于高3Iii信信号。其他引脚用来衛共电源电压到设备10。引脚14还可以用于DC和低频信号。0036诸如全局和局部垂线和水平导电线路和总线之类的互连资源16可以用来在设备10上路由信号。设备10上的其余电路18包括可编程逻辑块、存储块、数字信号处理电路区、处理器、用于支持复杂通信和算术功能的硬连线电路等。电路18中的可编程逻辑可以包括组合和时序逻辑电路，包括逻辑门、多路复用器、开关、存储块、查找列表、逻辑阵列等。这些说明性的组分不是互斥的。例如，包括逻辑门和开关电路的查找表(look-uptables)及其他组件可以利用多路复用器来形成。0037可编程逻辑器件10的一些逻辑是固定的(硬布线的)。设备10中的可编程逻辑包括如此配置以使设备IO执行所需自定义逻辑功能的组件。可编程逻辑器件10中的可编程逻辑可以根据倒可适当的可编程技术。利用一种适当的解决方法，配置数据(还称作编程数据)也可以利用引脚14和输入41r出电路12加载到可编程逻辑器件10的可编程元件20中。在设备10正常操作期间，有时被称为配置位或者配置存储器的可编程元件20的每一个都提供静态控制输出信号，所述静雜审'J输出信号控制电路18的可编程逻辑中的相关逻辑元件的状态。0038在典型的易失性装置中，可编禾M^件20可以是随机存取存储器(RAM)单元，戶腐随机存取存储器(RAM)单^^由某些引脚14和输满出电路12的适当部分/A^卜部配置设备集成电路加载。加载的RAM单元提供静縱制信号，所述静态控制信号，鹏加到电路18的可编程逻辑中的电路元件(例如金属氧化物半导体晶体管)的端子(例如栅极)以控制那些元件(例如，接通或关闭某些晶体管)并借此配置可编程逻辑器件10。输A/输出电路12和互连资源16中的电路元件返通常由作为部分编程处理的RAM单元输出(例如，用于定制I/O和路^^择功能)来配置。在输A/tl出电路12、互连资源16和电路18中配置的电路元件可以是诸如传输晶体管或者部分多路复用器、检查表、逻辑阵列、AND、OR、NAMX和NOR逻辑门等之类的晶体管。0039基于RAM的可编程逻辑器4银术仅仅是可能用来实现可编程逻辑器件10的各种技术中的一种说明性实例。其他可用于设备10的适当的可编程逻辑器件技术包括诸如基于由电可配置熔丝或者电可配置非熔丝构成的可编程逻辑元件的那些一次可编程设备，，其中元件20由电可编程只读存储器(EPROM)或者电可擦除可编程只读存储器(EEPROM)技术的可编程逻辑器件，具有由磁存储器元件制成的可编程元件的可编程逻辑器件，具有由变相(phase-change)材料制成的可编禾玩件的可编禾驟辑器件，掩模可编程器件等组成。0040设备10的酉遣存储器ite地具有来自用户(例如逻辑设计者)的配置数据。一旦具有适当的配置数据，那么配置存储器将有选择地控制(例如开启和断开)可编程逻辑器件10中的部分电路，并借此定制它的功能以促使其按要*^行。0041设备10的电路可以禾,任何适当的结构皿行组织。举例来说，可编程逻辑器件10的逻辑可以由一系列行和列的较大的可编程逻辑区或者区域(有时称为逻辑阵列块或者LAB)组成，其中每一个可编程逻辑区或者区域包括多个较小的逻辑区或者区域(例如，基于有时被称为逻辑元件或者LE的查找表或者宏单元的逻辑区域)。这些逻辑源可以通过诸如相连的垂直和水平互连导线之类的互连资源16相互连接。互连导线可以包括基本上跨距所有设备10的全局导线、.诸如跨距部分设备10的半线或四分之一线的部分导线、具有特定长度(例如足够互连几个逻辑区域)的交错导线、在指定部分的设备10中互连小的逻辑区的较小局部导线、或者倒可其他适当的互连资源配置。如果需要，设备10的逻辑可以被排列在多个分级的层次中，其中多个大区互连以形成更大的逻辑部。另夕卜其它的组l糊咧可以j顿不以行列排列的逻辑。部分设备10(例如在输A^I出电路12中以及其他处)可以是硬布线的以提高效率。0042除逻辑电路块(例如，设备10上的逻辑阵列块)之外，设备10可以包括存储块(有时称为嵌入阵列i央或者EAB)。存储块可被用于设备10的逻辑以存储数据和执行计算。设备10还可能被如此设置以在块中具有其它类型的电路(例如，数字信号处理块等)。设备10上的电路块无须全都具有同一尺寸。根据需要，逻辑块、存储块和处理块的每一个都可以具有不同尺寸。0043在图2中显示了禾佣可编程逻辑器件设计和实现自定，辑电路的说明性系统环境。如图2所示，可编程逻辑器件10可以安装在系统38中的基板36上。通常，可编程逻辑器件10可以从任何适当的装置或设备中接收编程数据。在图2的实例中，可编程逻辑器件10是从配置设备40接收配置数据的那种可编程逻辑器件。禾,这种类型的配置，配置设备40被安装在与可编程逻辑器件10相同的基板36上。配置设备40例如可以包括用于存储配置数据的可擦除可编程只读存储器(EPROM)电路以及用于加载数据到设备10中的可编程逻辑器件配置数据加载电路。当系统38启动时(或者在另一个适当的时间)，用于配置可编程逻辑器件的配置数据可被从配置设备40提供给可编程逻辑器件10，如路径42所示。提供给可编程逻辑器件的配置数据可被存储在可编程元件20的可编程逻辑器件中。0044系统38可以包括处理电路44、存储器46及其他系统元件48。系统38的元件可以位于一个或多个基板上，诸如基阪36或者其他适当的支承结构或外壳，并可以ilil总线及其他电子路径50互连。0045还可以经由诸如路径52之类的路径为设备40提供器件10的配置数据。设备40例如可以从配置数据加载设备54或者其他适当的装置接收配置数据。数据加载可以在电路40被安装在系统38中的前后进行。0046对在可编程逻辑器件中设计和实现所需逻辑电路而言是一个重要的开始。逻辑设计者因此经常使用基于计^l几辅助设计(CAD)工具的逻辑设计系统来协助他们进行电路设计。逻辑设计系统可以帮助逻辑设计者设计和测试系统中复杂的电路。当设计结束时，逻辑设计系统可被用来生成用于电子编程适当的可编程逻辑器件的配置数据或者用于生成掩模编程芯片的自定义掩模的配置数据。0047如图2所示，由逻辑设计系统56生成的配置数据可以被经由诸如路径58之类的路径iii共纟雜置54。體54掛共配置到设备40，因此设备40稍后可以经由路径42提供该配置数据到可编程逻辑器件10。0048在图2所示类型的配置中，可编程逻辑器件10可以具有由诸如静态随机存取存储单元之类的存储单元形成的配置数据单元。这仅仅是用于编程可编程逻辑器件10的一种说明性配置。根据需要，用于编程可编程逻辑器件10的任何适当的配置都可以被i顿。例如，可编禾驟辑器件10可以是基于诸如可擦除可编程只读存储器(EPROM)单元之类的非易失性配置数据单元的。禾lj用这种类型的配置，器件10可以通过将配置数据编程到设备上的EPROM单元中的方式^iS行配置。可编禾驟辑器件10还可以是基于诸如熔丝和反熔丝之类的可编禾i^件或者是基于其他技术(例如，磁性设备、掩模编程等)的可编程元件。在掩模编程环境中，由逻辑设计系统生成的配置数据(或者其他这种数据)可以用来生成编程器件10的掩模组。为了清Mfe见，本发明通常将在可编程逻辑器件、而不是掩模编程的背景中进行描述，其中所述可编程逻辑器件是舰加载由逻辑设计系统56生成的配置数据的方式进行配置的。0049逻辑电路设计系统56包括处理电路和存储器60。在涉及实现所需要的自定义逻辑功能的支持设计中，逻辑设计系统56使用利用电路和存储器60实现的软件皿行电源分配，戶腿电源分配包括最小化漏电流和能量消耗的管体偏压和正电源电平。0050在图3中显示了根据本发明的说明性的电路设计系统56。系统56可以是基于诸如个人计算机、工作站等之类的一个或多个处理器的。处理器(一个或多个)可以利用网络(例如局域网或者广域网)相互链接。这些计算机中的存储器或外部储存器并诸如内部和/或外部硬盘之类的存储设备可被用来存储指令和数据。0051诸如计算机辅助设计工具62和库63之类的基于软件的元件被保存在系统56中。在运行期间，诸如计算机辅助设计工具62之类的可执行软件在系统56的处理器(一个或多个)上运行。库63用来存储用于系统56运行的数据。通常，软件和数据可以被存储在系统56的倒可计算机可读取介质(存储器)中。如图2中示意显示的存储器60，这种存储器可以包括计算丰几存储芯片、诸如1K驱动器、闪速存储器、光盘(CD)、DVD、其他光学介质、和软盘之类的可移动和固定介质、磁带、或者任何其他适当的存储器或者存储设备(一个或多个)。当系统56的软件被安装时，系统56的存储器60具有促使系统56中的计算，执行各种方法(处理)的指令和数据。当执行这些处理时，计算装置被配置成实现电路设计系统的功能。0052计算机辅助设计(CAD)工具62可以由单个厂家或者多个厂家Jlf共，其中一些或者所有的计tm辅助设计工具62有时被统称为CAD工具。工具62可以被作为一个或多个整套的工具(例如，用于执行与实现可编程逻辑器件中的电路设计有关的任务的编译禾歸套件)提供，禾n/或作为一个或多个单独的软件元件(工具)提供。库(一个或多个)63可以包括仅能由一个或多^f寺定工具存取的一个或多个,库，并可以包括一个或多个共享库。共享M库可以由多个工具存储。例如，第一工具可以存储共享数据库中第二工具的数据。第二工具可以存取共享数据库以检索由第一工具存储的数据。这使得一个工具能传递信息至l拐一个工具。如果需要，工具还可以在不在共享数据库中存储,的情况下在彼此之间传递信息。0053当逻辑设计群佣工具62实现电路时，逻辑设计者将面临多个可能的挑战设计决策。设计者必须平衡诸如费用、尺寸和性能之类的因素以产生切实可行的最终产品。权衡将被涉及。例如，指定电路的设计可以被这样设计以使其运行fflil、但消耗大量电源和芯片内资源，或者也可以被这样实现以使其运行更缓慢，但却消耗较少电源和很少的资源。0054为了优化设备性能，器件10可以具有一个或多个可调电压调节器。可调电压调节器的设置可被用来调节劍共给器件10的电路的正电源电压和/或提供给器件10的电路的管体偏压。可调电压电源的设定可以利用控制信号来进行调整，其中所述控制信号是从已经加载适当的配置数据的存储元件20提供的。工具62可被用来分析用户的逻辑设计，并根据该分析，工具62可以自动生成用于调节樹共适当电平的可调电压的配置数据。0055用户可以利用工具62输入所需的逻辑设计。设计可以利用器件10上的一个或多个电路块来实现。电路块可以是可编程逻辑块(例如，逻辑阵列块)、存储±央、处理±央、或任何期腿当类型的电路块。在设计实现过f敦月间，工具62可以对用于电路块的正电源电压和管体偏Jiia行调节。例如，一些±央可以具有较大的供电电压，一些块可以具有较小的供电电压，一些块可以具有与其它块不同的管体偏压等等。0056当用户输入所需的逻辑设计时，工具62具有用户选择定时限制及其他设计限制。工具62还可以具有默认限制，并可以从其他限制中派生出某些限制。戶腿限制例如可以指定特定部分的用户逻辑设计应该以某一最小鹏操作。0057在优化期间，工具62执行电源调整和/或管体偏置调整，所述电源调整和减管体偏置调整能最小化能量消耗并同日中满足设计限制。调整可逐±她行，或者利用招可其^t当的茅娘等级执行。例如，工具62可以鉴定不需要实现用户电路设计的逻辑决。因为这些i央将不会被使用，所以工具62可以生成断电这些块的配置数据。具体而言，工具62可以使用器件10上的可调节电压馈送电路以确保不使用的块中的正电源电压电平和不使用的块的管体偏压被设置为0伏特的断电管体偏压。工具62还可以M;利用器f牛10上的可调电压馈送电路来设置在低漏电流断电状态下具有非零的正电源电压Vsupint的不4顿块，从而确保不4顿块中的管体偏压具有断电电压电平，所述断电电压电平反向偏压块中的晶体管。0058工具62可以鉴定某些需要最大性能的电路块。例如，工具62可以鉴定具有临界速度要求的块。在这些块中，管体偏压可以被置零，供电电压可以被设置为最大容许值(举例来说)。工具62可以生成表^些设置的配置数据。在设备编程期间，配置数据可以被存入到器件10中以据此配置器件IO上的可编程电压馈送电路。0059利用这种类型的配置，不4顿的电路块被断开，并且关键块被利用最大性能全动力操纵。如果需要，其他的电路块可以被提供以其他的正电源电压(例如，最大电源电压或者降低的电源电压)及其他管体偏压(例如，0伏特的管体偏压或者M^漏电流的超过0伏特的非零数值)。因为它们可能地较低正电源电压和可能地非零管体偏压，所以这些块中的电路将不会随着关键电路块中具有接地管体端子的全动力操纵电路而被快速开关。例如，这些块中的逻辑门将呈现比关键电路块中的那些块更长的门延迟。尽管这些块的电路不会随Mit关键块中的电路而被快速开关，但减少的正电源电压禾口/或减少的管体偏压数值可能有助于减少漏电流，并借此最小化能量消耗。0060图4显示了可被用于诸如图2和图3中的系统56之类的逻辑设计系统中的说明性计^+几辅助设计工具62。0061设itii程一im逻辑电路功能说明的组成开始。逻辑设计者可以指定所需电路应该如何禾佣设计和约束条目工具64执行功能。设计和约束条目工具64可以包如设计和约束条目辅助程序66和设计编辑禾旨68之类的工具。诸如辅助设备66之类的设计和约束条目辅助工具可被用来帮助逻辑设计者根据已有逻辑设计库定位所需的设计，并可以给逻辑设计者提供计算机辅助以开始(指定)所需设计。举例来说，设计和约束条目辅助程序66可被用来向用户显示方案屏幕。用户可以点击屏幕上的选项以选择正被设计的电路是否应该具有某離征。设计编辑程序68可被用来开始设计(例如，通过输入硬i糊述语言代码的线路)，可被用来编辑从库中获得的设计(例如，利用设计和约束条目辅助禾M^)，^可以协助用户选择并编辑适当的预包装代码/设计。0062设计和约束条目工具64可l細来允许逻辑设计者禾拥任何适当的格式提供所需的逻辑设计。例如，设计和约束条目工具64可以包括那些允许逻辑设计者利用真值表输A^辑设计的工具。真值表可以禾拥文本文件或者时序图来指定，也可以从库中引入。真值，辑设计禾喲束条目可被用于部分大电路或者用于全部电路。0063作为另一个实例，设计和约束条目工具64可以包括简图捕获工具。简图捕获工具可以允许逻辑设计者能够根据诸如逻辑门和逻辑门组之类的组成部分来从视觉上构it^辑电路。先前存在的逻辑电路库可被用来允许利用简图捕获工具引入所需部分的设计。0064如果需要，设计和约束条目工具64可以允许逻辑设计者利用诸如Verilog硬件描述语言(HDL)或者超高速集成电￡袖更件描述语言(VHDL)之类的硬件描述语言提供逻辑设计纟^辑设计系统10。逻辑电路的设计者可以M禾佣编^I歸68写入硬件描述语言代码的方式来输入逻辑设计。如果需要，那么代码土央可从用户保存的或者商品化的库中弓l入。0065在已经利用设计和约束条目工具64输入设计之后，行为仿真工具72可被用来模拟设计的功微寺性。如果设计的功能特性是不完善的或者不正确的，那么逻辑设计者可以利用设计和约束条目工具64对设i+iS行改变。在利用工具74执行综合运行之前，新设计的功能操作可以利用行为仿真工具72进行验i正。根据需要，诸如工具72之类的模拟工具还可以在设计流程的其他P介段被使用(例如在逻辑综合之后)。行为仿真工具72的输出可以被以任何适当的格式(例如真值表、时序图等)掛共纟娥辑设计者。0066一旦确定对逻辑设计的功倉旨操作已经满意，那么逻辑综合和优寸红具74可被用来在特定的可编程逻辑器件中实现逻辑设计(即，在特定可编程逻辑器件产品或者产品类的逻辑和互连资源中)。0067工具74试图ilii^硬件进行适当选择的方式优化设计，从而根据逻辑设计者利用工具64输入的逻辑设计数据和约束数据5fe在逻辑设计中实现不同的逻辑功能。工具74还可以用于确定电源和管体偏压的最佳电压电平。0068在利用工具74执1f3f辑综合和优化之后，逻辑设计系统可以使用诸如置放和布线工具76之类的工具来执行结构设计步骤(布置综合操作)。置放和布线工具76用来确定如何在可编禾，辑器件内设置每个逻辑功能的电路。例如，如果两^1十数此相互作用，那么置放和布线工具76可以将这些计数器定位在可编程逻辑器件上的相邻逻辑区域以最小化互连延迟。置放和布线工具76产生指定可编程逻辑器件的整齐且有效实现的逻辑设计。0069诸如工具74和76之类的工具可以是编译禾ii^组件的一部分(例如，由可编禾，辑器件厂家提供的编译禾歸工具组件的一部分)。根据本发明，诸如工具74和76之类的工具在实现可编f驟辑器件中的所需电路设计时手动地和自动地考虑利用不同正电源电压和不同管体偏压的效果。这使得工具74和76在满足设计限制的同时能最小化能量消耗。0070在已经利用置放和布线工具76生成可编程逻辑器件中的所需逻辑设计之后，将利用分析工具78分析和测试设计的实现。在利用工具62已经完成满意优化操作之后，工具62可以生成可编程逻辑器件的配置数据或者可以生成其他适当的输出数据(例如，用于制造结合了逻辑设计的集成电路的平版掩模组的规格)。取决于所使用的可编程逻辑器件的种类(例如，基于非易失性存储器的设备，基于易失性存储器的设备，基于熔丝或者反熔丝的设备等)，配置数据可以被直接编程输入到可编程逻辑器件中，或者可以被提供至鹏后(例如，当上电时)将加载配置数据到可编程逻辑器件以对设备进行编程的配置设备中。0071图5显示了涉及利用图4的工具62来生成配置数据文件的说明性操作。如图5所示，在步骤82中综合处理初始网表80以顿后期综合网表84。在步骤86，在设置和布线以及优化操作期间，用户输入88和后期综合网表84被处理。在步骤86的操作期间，CAD工具62考虑利用不同的正电源电压和/或管体偏压的效果，并il5ii^f3S当的电源和管体偏置电平、电路资源分配、以及设置决定的效果，工具62将在满足设计限制的同时^^能量消耗。在汇编处理92期间所获得的网表90—步处理以生成配置数据文件输出94(例如，.pof或者,sof文件)。0072对于每一个电路块，CAD工具62可以自动地鉴定适当的电源电平(例如，一个或多个最小可接受正电源电平、管体偏压等)，戶;^3S当的电源电平允许逻辑设计者的电路能按要雜行，同时能使器件10的能量消耗最小化。如果需要，逻辑设计者可以Jii共部分用户设计或者特定电路块的手动电压馈離择。0073晶体管漏电流可能是集成电路不必要功率损耗的重要因素。图6显示了说明性n型沟道金属氧化物半导体晶体管22的示意图。可能存在于晶体管22中的漏电流包括晶体管漏电流Ioff和晶体管管体漏电流Iboff。晶体管22的源极被标记以S，漏极被^i己以D，栅极被^i己以G，以及管体被标记以B。当栅极G和源极S被在Vss(例如0伏特〉接地、端子D为1.1伏特(或者其4腿当的正电源电压)并且管体偏压Vb被施加至U管,子B时可以测量漏电流Iboff。只要有可能，通常需要最小化Ioff和Iboff以最小化能量消耗。0074图7显示了图6的n型沟道晶体管22的截面图。禾,嵌入区域24形成源极S和漏极D。栅极结构26由诸如二氧化硅之类的薄层绝缘体以及诸如硅化物多晶硅之类的栅极导体组成。管懒瑞子B利用嵌入区域28形成具有p型管体区域30的电阻接触。0075尽管图6和7的实例中所示的晶体管是n型沟道金属氧化物半导体晶体管，但所述器件10还可以包括p型沟道金属氧化物半导体晶体管。可调电压供给可被用来校准n型沟道和p型沟道器件的正电源电压和管体偏压。0076在能量消耗(即，漏电流Iboff)和管体偏压之间存在权衡。在管体偏压和晶体管性能之间也存在权衡。晶体管开始开关数字信号的时间数值有时被称为它的门延迟。具有小的门延迟的晶体管會嫩fflil地开关。具有大的门延迟的晶体管會,缓優地开关。0077如图8所示，器件10上的晶体管的门延迟随管体偏压Vb数值的增加而增加。当不存在管体偏压时(即当Vb是O伏特时)，门延迟被最小化。在这种情况下，以漏电流增加为代价，性能被最大化。在非零的管体偏压的情况下(例如，n型沟道晶体管的Vb^l.O伏特)，晶体管阈值电压被增加，漏电流被减少。0078对以这种方式被管体偏置以减少漏电流的晶体管而言存在减速，但对非关键电路块而言，能量消耗M^的优顿比开关避降低的缺点重要。在一些瞎况中，具有更大幅值(例如，对n型沟道设备而言，-l.l伏特或-1.2伏特或者更多)的管体偏压也可以被使用。图8的曲线显示了在增加的管体偏置幅值禾赠加的门延近t间的权衡。这类曲线的数据可以被存储在数据库63中，并可供CAD工具62使用以确定管体偏压Vb的适当电平，从而供每个电路块IOT。0079能量消耗(漏电流)和在用于为器件10上的电路i^f共电源的正电源电压之间也存在权衡。如图9所示，当以相对较大的正电源电压Vsupint(例如，1.1伏特)为电路±^共电源时获取最短的门延迟。在较低的供电电压Vsupint下，晶体管的门延迟将增加。当希望最大化电路块的性能以确保满足定柳艮制或者其他设计限制时，可以将诸如U伏特之类的相对较大的供电电压施加到电路土央。当不需要使用这种大的电压时(例如当时间不那么严格要求了时)，可以4顿较低的供电电压(例如，0.9伏特或者1.0伏特)。较低的供电电压将使得电路块的鹏降低，但也将M^不希望有的能量消耗。关于图9的曲线的信息可以被存储在数据库63中以供CAD工具62使用。当实现用户设计时，CAD工具62可以分析器件10以确定哪个电路块需要全功率供电电压以满足它们的设计限制，确定哪个电路±央将以低功率供电电压正确地运行。具体化这些电源设置的配置数据可以由CAD工具62生成，并在编程期间存入到器件10中。0080图10显示了诸如可编程逻辑器件10之类的说明性部分的可编，成电路的电路图。如图10所示，器件IO可以具有多个电路块IOO。电路块IOO例如可以是可编程逻辑块、存储块、处理电路块(例如数字信号处理电路、乘法器等)、或者樹可其他适当的电路i央。取决于用户的特定逻辑设计，一些或者所有块腦可以被i顿。在所!顿的块100之间，一些将具有高體要求，一些将具剤氐速度要求。可调电源电路102可棚来向块100提供正电源电压Vsupint。电路102皿地是独立可调节的，以便取决于旨块的计时要求，而使不同的块100可以具有不同的Vsupint的值。如图9所示，必须迅速开关的电路i央100可以具有较高的Vsupint值以减少它们的门延迟。具有没那么严格计时要求的电路±央可以具皿低的Vsupint值以减少能量消耗。0081可调节正电源102的设置可以M将配置数据加载到相关可编禾i^件20中的方式来调节。如图10所示，可能存在与每个电路块关联的独立可调节正电源102。如果需要，其它配置也可以被使用。例如，对每一对电路块100、对每一组三或四个的电路块100、或者对器件10上的大部分电路，都可能存在一个可调节正电源102。0082齡电路块100可以禾拥接地电压Vss(例如，O伏特)来Jii共电源。可调节电源电路可Mffi^3Mi央或者以任何其^S当的粒度等级来调整Vss。在典型配置中，单一叵久的供电电压Vss可以被并^i共给全部电路i央100。0083图10的可调节电源电路可被用来向电路i央100,可调电平的管体偏置Vb。可调节管体偏置发生器110可被用来生成管体偏压。多路复用器106可被用来将来自可调节管体偏置发生器电路110的管体偏压或者接地电压施加到各个电路块100。在图10中与可调节管体偏置发生器110分开显示的多路复用器106有时可以是可调节管体偏置发生器电路110的一部分。0084多路飾器106的状态可以禾lJ用相关的存储元件20进行调节。当希望指定电路块中的晶体管以其最高皿运行时，与该±央关联的多路复用器106可以被如此调节以使各个接地端子112与块内的管体端子相连接。以这种方式将晶体管的管体端子硬连线以接地能确保块内的晶体管能被魏开关。当在满足用户设计限制的情况下块励中的晶体管以低于最高M的速度运行是可接受的时，多路复用器106可以将可调节管体偏置发生器110的输出108连接到端子104，借此将来自可调节管体偏置发生器110的管体偏压连线至块中晶体管的管体端子。0085当电路块不被用于实现用户的逻辑设计时，块中晶体管的正电源Vsupint和管体端子可被接地而断电戶腿块。在一些配置中，供电电压Vsupint还可以存在于不使用的块中。这种类型的不使用的块可以通过向块内的管体端子提供适当的反向偏压电平的方式被置于低损耗断电状态(例如，对画OS设备中p+管体端子而言是-1.0伏特的最大反向偏压电平，或者对PMOS设备中n+管体端子而言是+"2.1伏特的最大反向偏压电平)。0086如果需要，可以在指定设备上Jli共多个管体偏置发生器llO(例如，每个电路块100—个管体偏置发生器)。然而，通常消耗较少的电路实产来为器件10的n型沟道设^li共一个可调节管体偏置发生器(并且如果需要，可以为p型沟道设^i共一个可调节管体偏置发生器)。管体偏置发生器110可以利用生成所需管体偏压的电荷泵电路实现。例如，管体偏置发生器110可以使用电荷泵电路根据正电源电压和接地电压生成负管体偏压。电荷泵电路的运行势必受寄生(parasitics)的影响，因此实际上难以在器件10中分配电荷泵电路。因此，可能需要利用器件10上一个位置的电路来实现可调节管体偏置发生器IIO。0087图11显示了说明性的可调节正电源102。电源102可以利用正电压Vccl和Vcchg以及接地电压Vss进行供电。任何适当的电压电平都可以被使用。电压Vcchg^Mk大于电压Vccl。禾,一^MS当的酉己置，Vccl是l.l伏特，Vcchg是1.6伏特。电压Vccl可以^i共给端子114和134。接地电压Vss可以被JH共给端子132和136。电压Vcchg可以被J^共给端子126。0088可编程电压分压器116接收电压Vccl和Vss并M线路118提供电压IN，戶腿电压IN的范围是从Vss到Vccl。运算放大器124在其正输入端接收信号IN。反馈路径122以单位增益配置的运算放大器124的负输入端120相连接。运算放大器124将输入端118和120的信号进行比较，并在线路126上生成相应的控审瞻号输出GAIEP。信号GATEP控制p型沟道金属氧化物半导体晶体管MP1的栅极以及n型沟道金属氧化物半导体晶体管MNl的栅极。当GATEP为高时，MP1断开，MN1开启，并且Vsupint电压为Vss。当GATEP为低时，晶体管MP1开启，晶体管MN1断开，并且Vsupint电压为Vccl。利用可编程电压分压器116的适当调整，Vsupint可以被设置为介于Vss和Vccl之间的电压。0089图12显示了说明性的可编程电压分压器116。分压器116具有在正电压Vccl和接地端子Vss之间串联的多个电阻142。电阻可以全部都具有相同的值或者可以具有不同的值。晶体管140用来在结点144接进串联连接的电阻排。控制信号被经由控制线138施加于晶体管140的栅极。控制信号可被用来关掉除掉一个以外全部的晶体管。被接通的晶体管140在所需结点144处接入到电阻142排。*结点144都具有Vss到Vcd范围内不同的电压。ffi31^择电阻排中的分支点，可以调节线路118上的输出电压IN。0090在图12的说明性配置中，独立的存储元件20被显示为用来提供控制信号到晶体管140。如果需要，诸如图13的解码器146之类的解码器可被用来施加控制信号到线路138。线路138上的控制信号可以是由解码器146根据一组未解码控制信号而生成，其中所述一组未解码控制信号被从已经加载0091了配置,的各个存储元件20施加到解码器146的输入端148。因为图11的运算放大器电路的单位增益配置，所以如图14的列表所示，在输出线130提供的正电源电压Vsupintl跟宗线路118上的电压IN。例如，如果IN是0伏特，那么Vsupint将是0伏特。如果IN是Vccl，那么Vsupint将是Vccl。如果IN的至在0和Vccl之间(即，由分压器116设置建立的电压V1)，那么Vsupint的值将等于VI。0092当需要最大性能时，指定电路i央100的Vsupint值可以被设置为Vccl。当电路块100的源未被用来实现用户所需的自定义电路设计时，那个块的电压Vsupint可以被设置为Vss以关掉戶皿±央。其他电路±央可能被需要以构自户电路设计的一部分，但这些电路i央无需以其最高可能速度运行。这些非关键电路块可能具有中间电平的Vsupint。0093图15显示了可用于图10的可调节管体偏置发生器110的说明性电路。可调节管体偏ga生器110可以具有管体偏置发生器电路152，所述管体偏置发生器电路152是基于电荷泵154的。发生器电路152可以根据在线路150接收的电源信号在输出线156上生雌出电压(例如，图15的实例中-1.1伏特的负输出电压)。如果需要，线路150可以与诸如引脚14之类的引脚连接到一起以接收外部电源信号(例如，Vss和Vccl或者Vcchg)。0094可编程电压调节器158可以利用在线路160上掛共的控制信号来调整。线路160可以从图13所示类型的相关存储元件20或者解码器接收控制信号。可编程电压调节器可以包括结合图11和12描述的运算放大器和可编程电压分压器。可编程电压调节器在线路156上接收来自管体偏置发生器152的输出电压，并在线路108上^i共相应的经调整的管体偏压。在图15的实例中，线路108上的输出电压的范围是从O至U-1.1伏特。然而这仅仅是说明性的。0095图16显示了当在器件10中实现自定义逻辑设计时涉及利用CAD工具62以最小化器件10中的能量消耗的说明性步骤。0096在步骤160，诸如设计和约束条目工具64之类的工具使用输入屏幕以从逻辑设计者获取所需的自定义逻辑设计。所述设计包括诸如定时限制、信号强度约束、逻辑功能约束等之类的设计限制。设置屏幕和/或其他适当的用户输入配置(例如，声音命令输入配置和批处理方式输入配置)并用来收集与鉴定一个或多个适当的电源电平相关的用户设置。如果需要，一些或者全部设置可以被设置为是默认的。0097在步骤160期间，用户可以指定诸如门延M开^I度、所需电源电平、电流电平等之类的约束。例如，用户可以指定特定电路块以特定最小速度或者最大延MiS行的要求。在每一组电路块上，或者在整个芯片上，这可以逐电路i央地执行。如果需要，诸如这些之类的设置可以被提供作为默认值(例如，当用户没有指定樹可这种限制)。0098在步骤162，可以利用图4的工具72、74、76和78执行逻辑综合和优化、结构设计、以及定时模拟运行。在这些操作期间，CAD工具62处理在步骤160中获取的设计限制，并生成可编程逻辑器件誠电路的设计实现。特别是，根据用户提供的逻辑设计和约束，CAD工具鉴定当设备用于结合图2所描述类型的系统中时用于为设^i共电的电路i央电源电平(Vsupint值)和/或管体偏置电平(Vb值)。0099如结合图8和9的性能曲线所描述的那样，Vb和Vsupint上的改变会影响电路i央100的开关速度和漏电流。如果要求指定电路块以其最高速度运行，夷卩么管体偏置Vb被硬布线接地，并且正电源电压Vsupint可以被设置为它的最大值(例如，U伏特)。这确保电路块以最大化漏电流为代价能ffi3！地开关。如果指定电路块无需以其最快可能速度开关，那么可调节管体偏置电路可被用来向块中的晶体管的管体端子施加期望的管体偏压值Vb，禾口/或可调节正电源电压可被用来向块的电源端子施加期望的正电源电压值Vsupint(例如，向块中的反相电路的源极一漏极端子等)。这些Vsupint和Vb值可用于最小化漏电流并借此减少能量消耗，同时仍能满足诸如定时限制之类的设计限制。0100CAD工具可以鉴定任何适当数目的正电压电压和管体偏压。在典型方案中，图10所示类型的电路!細来分配电源和管体偏压。利用图10所示类型的配置，全部关键电路块可以通过经由各个多路复用器106将关键电路块的管体偏置端子与接地段ira线的方式被提供以0伏特的管体偏置。被提供给3陛块的可调节正电源电压Vsupint例如可以是在器件10上使用的最大中央逻辑供电电压(例如，1.1伏特)。正被使用的全部非关键块可以从可调节管体偏置发生器110接收与瞎管体偏压Vb。^虫粒的Vsupint值可以被施加到旨非关键±央。这些Vsupint值可以被选择得足够高以确保满足定时限制，同时也足够低以帮助减少漏电流和會遣消耗。0101在己经分配资源并且执行置放操作从而确保实现所需的自定义逻辑电路的CAD工具满足设计限制之后，CAD工具生成用于编程可编程逻辑器件的相应配置数据。0102在步骤162期间，CAD工具对照能量消耗标准平衡性能标准。在各种设计限制之间分析冲突的过程中，工具62可以生^l衡(例如，性育树比會遣消耗)。可以根据由逻辑设计者衝共的标准作出权衡，也可以根据预先确定的标准作出权衡(例如，标准建成工具62)。诸如有关门延迟的信息之类的可供工具62使用，其中所述门延迟与图8和9的供电电压和管体偏压有关。0103在步骤162中已经满意优化所需的逻辑设计之后，逻辑设计系统56的工具62可以生，于编程可编fi^辑器件10或者其^^当的可编程集成电路的配置数据。可编禾，辑器件可以具有配置数据、并在步骤164中供图2所述类型的系统使用。配置配置可编程逻辑器件以执行逻辑设计者的所需自定义逻辑功能。因为工具62用于实现所需设计，所以配置数据将配置逻辑装置和可调节管体偏置发生器110、多路复用器106以及可调节电源102的设置，以使得设计限制得到满足并且辦的能量消耗被最小化。0104上文中仅仅说明了本发明的原理，在不脱离本发明的范围和精神的情况下本领域的技术人员可以对本发明作出各种修改。权利要求1.一种集成电路，包括包括可编程逻辑的多个电路块，所述可编程逻辑具有带有管体端子的金属氧化物半导体晶体管；可调节管体偏置电路，其将管体偏压施加到至少一些所述电路块中的所述晶体管的所述管体端子；以及多个独立可调节电源，每一个独立可调节电源将各自的电源电压施加到各自的所述多个电路块中的一个。2.在权利要求1中定义的集成电路还包括所述可编程逻辑中的可编程元件，所述可编程元件被加载有用于配置所述可编程逻辑以实现用户电路设计的配置数据，其中在实现^M用户电路设计的过程中至少一些所述电路块将不被使用，并且其中所述可调节管体偏置电路施加断电电压到不使用的电路块的管体端子以令所述不使用的电路块断电。3.在权利要求1中定义的集成电路还包括所述可编程逻辑中的可编程元件，所述可编程元件被加载有用于配g^f述可编程逻辑以实现用户电路设计的配置数据，其中在实现戶;M用户电路设计的过程中至少一些所述电路块将不被使用，其中所述可调节管体偏置电路施加接地电压到不使用的电路块的管体端子，并且其中所述独立可调节电源之一与^所述不使用的电路块关联，并且所述^lz:可调节电源之一施加接地电压到所述不使用的电路i央。4.在权利要求1中定义的集成电路还包括所述可编程逻辑中的可编程元件，所述可编程元件被加载有用于配置所述可编程逻辑以实现用户电路设计的配置数据，其中第一组电路块包括需要以第一3M运行从而实现所述用户电路设计的晶体管，并且其中第二组电路块包括在实现戶脱用户电路设计时以第二运行的晶体管，其中所述第二速度低于所述第一速度，并且其中所述^5l可调节电源施加第一正电源电压到所述第一组电路i央，并且施加第二正电源电压至lj所述第二组电路块，其中所述第一电源电压大于所述第二电源电压。5.在权利要求1中定义的集成电路还包括所述可编程逻辑中的可编程元件，所述可编程元件被加载有用于配置所述可编程逻辑以实现用户电路设计的配置数据，其中第一组电路块包括需要以第一速度运行以实现所述用户电路设计的晶体管，并且其中第二组电路块包括当实现所述用户电路设计时以第二3Iit运行的晶体管，其中所述第二速度慢于所述第一速度，并且其中所述可调节管体偏置电路施加所述接地电压到所述第一组电路块中晶体管的管体端子。6.在权利要求1中定义的集成电路还包括所述可编程逻辑中的可编程元件，所述可编程元件被加载有用于配置所述可编程逻辑以实现用户电路设计的配置数据，其中第一组电路块包括需要以第一速度运行以实现所述用户电路设计的晶体管，并且其中第二组电路块包括当实现所述用户电路设计时以第二iM运行的晶体管，其中所述第二速度慢于所述第1度，并且其中所述可调节管体偏置电路施加所述接地电压到所述第一组电路块中晶体管的管体端子，并施加非零管体偏压到所述第二组电路块中晶体管的管体端子。7.在权利要求1中定义的集成电路，其中所述3虫立可调节电源的每一个者陁括单位增益配置下的运算放大器。8.在权利要求1中定义的集成电路，其中所述3te可调节电源的每一个者陁括可编程电压分压器。9.在权利要求1中定义的集成电路，其中所述独立可调节电源的每一个者陁括由来自可编程元件的静态控制信号调整的可编程电压分压器，并且其中所述可调节管体偏置电路包括电荷泵。10.在权利要求1中定义的集成电路还包括-所述可编程逻辑中的可编程元件，所述可编程元件被加载有用于配置所述可编程逻辑以实现用户电路设计的配置数据，其中第一组电路块包括需要以第一速度运行以实现戶;M用户电路设计的晶体管，以及其中第二组电路块包括当实现所述用户电路设计时以第二，运行的晶体管，其中所述第二速度慢于所述第一速度，其中所述可调节管体偏置电路施加所述接地电压到所述第一组电路块中晶体管的管体端子，并施加非零管体偏压到所述第二组电路块中晶体管的述管体端子，其中所述独立可调节电源的每一个都包括由来自所述可编程元件的静态控制信号调整的可编程电压分压器，并且其中所述可调节管体偏置电路包括电荷泵。11.在权利要求1中定义的集成电路还包括所述可编程逻辑中的可编程元件，所述可编程元件被加载有用于配置所述可编程逻辑以实现用户电路设计的配置数据，其中第一组电路块包括需要以第一速度运行以实现所述用户电路设计的晶体管，以及其中第二组电路块包括当实现所述用户电路设计时以第二iM运行的晶体管，其中所述第二速度慢于所述第"HI度，其中所述可调节管体偏置电路施加接地电压到所述第一组电路块中晶体管的管体端子，以及施加非零管体偏压到所述第二组电路块中晶体管的管体端子，其中所述独立可调节电源的每一个都包括由来自所述可编程元件的静态控制信号调整的可编程电压分压器，其中所述可调节管体偏置电路包括电荷泵，其中至少一些电路块在实1^述用户电路设计的过程中不被使用，以及其中所述可调节管体偏置电路施加接地电压至杯使用的电路块的管体端子。12.在权利要求1中定义的集成电路还包括所述可编程逻辑中的可编程元件，所述可编禾M^件被加载有了用于配置所述可编程逻辑以实现用户电路设计的配置数据，其中第一组电路块包括需要以第1度运行以实现所述用户电路设计的晶体管，以及其中第二组电路块包括当实1L^M用户电路设计时以第二速度运行的晶体管，其中所述第二速度慢于所述第一速度，其中所述可调节管体偏置电路施加所述接地电压到所述第一组电路块中晶体管的管体端子，以及施加非零管体偏压到所述第二组电路块中晶体管的管体端子，其中所述独立可调节电源的每一个都包括由来自所述可编程元件的静态控帝瞻号调整的可编程电压分压器，其中所述可调节管体偏置电路包括电荷泵，其中至少一些电路±央在实现所述用户电路设计的过程中不被使用，其中所述可调节管体偏置电路施加接地电压到不使用的电路块的管体端子，并且其中独立可调节电源之一与每一个所述不使用的电路块关联，并施加接地电压到该不使用的电路块。13.可编禾魏成电路上的电源电路，所述可编禾M成电路具有包括具有管体端子的晶体管的电路块，其中至少一些电路块被用来实5见指定用户逻辑设计，并且在实现所述指定用户逻辑设计时一些电路块不被使用，所述电源电路包括管体偏置发生器电路，所述管体偏置发生器电路生成非零管体偏压，该非零管体偏压被施加到第一组使用的电路块中晶体管的管体端子，并施加接地电压到第二组使用的电路块中晶体管的管体端子。14.在权利要求13中定义的电源电路，其中所述晶体管具有关联的晶体管开关速度和晶体管漏电流，其中施加至lj所述第一组电路块中管体端子的非零管体偏压相对于所述第二组电路块中的晶体管开关速度和晶体管漏电流降低了所述第一组电路块中的晶体管开关速度和晶体管漏电流。15.在权利要求13中定义的电源电路，还包括多个独立可调节电源电路，每一个所述独立可调节电源电路都生成用于相应一个电路块的电源电压。16.在权利要求13中定义的电源电路，还包括多个独立可调节电源电路，每一个所述独立可调节电源电路生成用于相应一个电路块的供电电压，其中第一组^^:可调节电源电路生成第一正电源电压从而为所述第一组电路块中的一些电路i央供电，其中第二组独立可调节电源电路生成小于所述第一正电源电压的第二正电源电压从而为所述第一组电路块中的一些电路块供电。17.在权利要求13中定义的电源电路，还包括多个独立可调节电源电路，每一个所述独立可调节电源电路都生成用于相应一个电路块的供电电压，其中第一组独立可调节所述电源电路生成第一正电源电压从而为所述第二组电路块中的一些电路块供电，其中第二组独立可调节电源电路生成小于所述第一正电源电压的第二正电源电压从而为所述第二组电路块中的一些电路块供电。18.计算机可读取存储介质上的软件，包括用于鉴定可编程逻辑器件集成电路上的第一组禾瞎二组电路块的代码，所述可编程逻辑器件集成电路用于实现指定用户自定义逻辑设计，其中所述第一组电路块包括具有被施加到接i也管体偏压的管体端子的晶体管，并且其中所述第二组电路±央包括具有被施加非零管体偏压的管体端子的晶体管。19.在权利要求18中定义的软件，其中被施加接地管体偏压的所述第一组电路块中的至少一些晶体管的开^3I度比被施加非零管体偏压的所述第二组电路块中的至少一些晶体管的开^M快，所述软件还包括用于鉴定不同的正电源电压的代码，所述正电源电压根据用户提供纟^辑设计工具的设计限制機加到第一组电路块中的电路块。20.在权利要求18中定义的软件，其中被施加接地管体偏压的所述第一组电路块中的至少一些晶体管的开关鹏比被施加夂零管体偏压的所述第二组电路块中的至少一些晶体管的开^3i度快，戶;M软件还包括用于鉴定不同的正电源电压的代码，戶，正电源电压根据用户提供给逻辑设计工具的设计限制被施加至l傑二组电路块中的电路土央。全文摘要提供了一种集成电路，其具有可调节晶体管管体偏置电路和可调节供电电路。所述可调节电路可被用来选择性地施加管体偏压和供电电压到可编程逻辑块、存储器块、及集成电路上的其他电路块。利用计算机辅助设计工具可以鉴定管体偏压和供电电压。当不需要电路块高速运行时，管体偏压可被用来降低漏电流和能量消耗。当不需要电路块高速运行时，降低的供电电压也可被用来降低能量消耗。为了确保最佳开关速度，对高速性能最为关键的电路块可以具有最小管体偏压或者不具有管体偏置，并且可以被提供最大电源电平。文档编号H03K19/00GK101399537SQ200810175640公开日2009年4月1日申请日期2008年9月12日优先权日2007年9月14日发明者S·帕里赛蒂申请人:阿尔特拉公司