线性度大于96dB的BiCMOS缓冲器的制造方法
【专利摘要】本发明公开了一种线性度大于96dB的BiCMOS缓冲器，其中包含了一个尾电流源单元及一个射极电压检测基极电流反馈放大器。本发明电路通过实现镜像负载复制驱动负载的电流，保证流过缓冲器中的缓冲晶体管的电流为一个恒定电流，减少了包含该增益的传递函数中的非线性因素；引入了一个射极电压检测基极电流反馈放大器，由于在隔离双极晶体管射极和基极间引入了一个负反馈，形成了理想的虚地点，从而增加了缓冲器的线性度。本发明电路的线性度可达到96dB，比传统缓冲器电路的线性度提高30％。本发明电路特别适用于在数模/模数转换器对线性度要求极高的领域。
【专利说明】线性度大于96dB的BiCMOS缓冲器
【技术领域】
[0001]本发明涉及BiCMOS缓冲器，特别涉及一种线性度大于96dB的BiCMOS缓冲器，它直接应用于模数转换器采样前端的信号缓冲器领域。
【背景技术】
[0002]近年来，随着A/D转换器的性能指标的进一步提升，对其采样前端的缓冲器性能要求也越来越高。但传统缓冲器的电路结构比较简单，在现有工艺条件下具有线性度差的不足，特别在一些高精度领域的应用中，传统缓冲器往往不能胜任其对线性度的要求。
[0003]典型的缓冲器电路如图1所示，该电路主要包含一个Bipolar管仏“电流源Itla，及负载电路Zla。
[0004]由于尾电流Itla和Bipolar管Btla形成了一个电流检测电压反馈的负反馈电路，因此该结构缓冲器的增益可以写为:
【权利要求】
1.一种线性度大于96dB的BiCMOS缓冲器，其特征在于，它含有: 作为射极跟随器的双极晶体管Btl、隔离双极晶体管B1、尾电流源单元It、射极电压检测基极电流反馈放大器Atl、负载Z1和镜像负载Zin ； 其中，B0的集电极与电源Vdd相接，B0的基极与输入端Vin相接，B0的发射极与输出端Vout相接，B1的集电极与输出端Vtjut相接，B1的基极与A0的输出端相接，B1的发射极通过It与地相接，Z1的一端与Vtjut相接，Z1的另一端与地相接，Zin的一端与Vin相接，Zin的另一端通过It与地相接，A0的正输入端与偏置电压V。相接，A0的负输入端通过It与地相接。
2.根据权利要求1所述的一种线性度大于96dB的BiCMOS缓冲器，其特征在于所述尾电流源单元It包括NMOS管M1' NMOS管M2、NMOS管M3和放大器A1 ； 其中，M1的漏极与基准电流IMf相接，并与M1的栅极相接，M1的源极与地相接，M2的栅极与M1的栅极相接，M2的源极与地相接，M2的漏极与M3的源极相接，M3的栅极与A1的输出端相接，A1的正输入端与偏置电压Vd相接，A1的负输入端与M3的源极相接，M3的漏极与隔离双极晶体管B1的射极相连。
3.根据权利要求1所述的一种线性度大于96dB的BiCMOS缓冲器，其特征在于所述射极电压检测基极电流反馈放大器Atl包括NMOS管M4、M5, PMOS管P1' P2和电流源I1 ； 其中，M4的源极与M5的源极相接，并通过电流源I1与地相接，M4的栅极与输入V+端相接，M4的漏极与P1的漏极、P1的栅极连接在一起，M5的栅极与A0输入V_端相接，M5的漏极与P2的漏极及输出V。相接，P1的栅极与P1的漏极、P2的栅极连接在一起，P1的源极与电源Vdd相接，P2的源极与电源Vdd相接，P2的漏极与Atl输出V。相接。
【文档编号】H03K19/0948GK104135273SQ201410362550
【公开日】2014年11月5日 申请日期:2014年7月28日 优先权日:2014年7月28日
【发明者】邓民明, 刘涛, 刘璐 申请人:中国电子科技集团公司第二十四研究所