半导体装置以及电源控制方法

半导体装置以及电源控制方法
【专利摘要】本发明涉及半导体装置以及电源控制方法。在从将来自电源部的输出电压作为电源的控制部输出停止信号来使电源部的动作停止的结构的半导体装置中，能够可靠地进行电源部的正常起动。该半导体装置具备：电源电路(1)，其将电源电压VDD降压而生成降压电压VDDL；LSI控制电路(2)，其被由电源电路(1)生成的降压电压驱动并且向电源电路输出使降压电压的生成停止的停止信号；以及起动控制电路(4)以及与门电路and1，其停止停止信号向电源电路(1)的输入直至降压电压成为预先决定的值以上为止。
【专利说明】半导体装置以及电源控制方法

【技术领域】
[0001]本发明涉及半导体装置以及电源控制方法，特别是涉及适合可靠地进行设置在LSI (Large Scale Integrat1n:大规模集成)的电源电路的起动控制等的半导体装置以及电源控制方法。

【背景技术】
[0002]在LSI等半导体装置中设置有生成比从外部输入的电源的电压VDD低的电压VDDL的电源的电源电路、使用由电源电路生成的VDDL电源来控制半导体装置内部的各电路动作的控制电路(以下，称为LSI控制电路)等，利用LSI控制电路，使用比VDD电压低的电压VDDL来控制各电路动作，从而实现低电力化。
[0003]在由这样的结构构成的半导体装置中，一般以进一步减少消耗电力为目的，而具备按规定的条件使电路暂时停止的功率降低模式，例如，在搭载在半导体装置中的电子电路的电源即二次电池的电池电压降低的情况下，进行使电源电路移至功率降低模式来将电压的输出功率降低，直至二次电池的电压恢复为止将电子电路的消耗电流抑制为最小限度的控制。而且，对二次电池进行充电等电池电压恢复的情况下，进行使电源电路从功率降低模式恢复而允许电源电压VDDL的供给，并使电子电路成为通常动作状态的控制。
[0004]然而，例如如专利文献I所记载的那样，若通过移至功率降低模式和从功率降低模式的恢复，而进行内部电源电压的输出停止或者输出开始，贝1J存在在该切换时电子电路进行与通常动作不同的不稳定动作，产生各种不良状况的情况。
[0005]在专利文献I中记载有如下的技术，即通过对控制功率降低模式的起动信号给予规定的延迟时间的短路控制信号来切断内部电源电压，从而消除在向功率降低模式移至时所产生的来自电平转换器的不正确信号的输出。
[0006]专利文献1:日本特开2011 - 211512号公报
[0007]本申请发明所要解决的问题在于，在包括上述专利文献I的以往技术中，在从将来自电源电路的输出电压(VDDL)作为电源的LSI控制电路输出功率降低信号而输入至电源电路的功率降低端子的结构中，无法回避电源电路非正常起动的不良状况。
[0008]即在具备以往的功率降低模式的半导体装置中有如下的半导体装置中，在对使用由电源电路生成的电压VDDL的LSI控制电路的电源电压的依赖等的特性进行测试时，使电源电路本身具有功率降低功能，以便能够从外部施加电压VDDL，或者排除电源电路的影响。
[0009]这样的电源电路构成为，设置有输入从外部输入的功率降低信号的端子(以下，称为功率降低端子)，从LSI控制电路输出功率降低信号而输入至电源电路的功率降低端子。
[0010]然而，这样在电源电路设置有功率降低功能而从将来自电源电路的输出电压(VDDL)作为电源的LSI控制电路输出功率降低信号，再输入至电源电路的功率降低端子的结构中，存在电源电路未正常起动的危险性。
[0011 ] 例如，在电源接通时未产生来自电源电路的电压VDDL (VDDL = 0V)，此时，来自LSI控制电路的功率降低信号通常成为不使电源电路功率降低的L(低)电平。
[0012]然而，LSI控制电路有最低动作电压，在VDDL上升至该最低动作电压为止的期间，LSI控制电路未正常动作，而来自LSI控制电路的功率降低信号不定，因此，也有可能来自LSI控制电路的功率降低信号成为H (高)，电源电路也有功率降低。
[0013]另外，在这样的电源电路中，通过构成为从LSI控制电路将功率降低信号经由与LSI控制电路同样地将来自电源电路的输出电压(VDDL)作为电源的电平位移电路而输入至电源电路的功率降低端子，也能够可靠地使电源电路功率降低。
[0014]然而，电平位移电路也有最低动作电压，在电压VDDL上升至该最低动作电压的期间，电平位移电路未正常动作，在这样的结构中，即使在VDDL = O(V)时，电平位移电路也不一定正常动作，即使在电源接通时来自LSI控制电路的功率降低信号成为L(低)电平的情况下，来自电平位移电路的功率降低信号不一定成为L(低)电平，有时也成为H(高)电平，该情况下，电源电路功率降低。
[0015]另外，即使在电源接通时来自电平位移电路的功率降低信号为L(低)电平，伴随着之后的VDDL电压的上升，来自电平位移电路的功率降低信号也有可能成为H(高)，电源电路功率降低。


【发明内容】

[0016]本发明是为了解决上述技术问题而提出的，提供一种在从将来自电源电路的输出电压作为电源的LSI控制电路输出功率降低信号而输入至电源电路的功率降低端子的结构中，能够可靠地起动电源电路的技术。
[0017]为了实现上述目的，本发明的半导体装置具备:电源部，其将电源电压降压而生成降压电压并且在被输入停止信号时停止该降压电压的生成；控制部，其被由上述电源部生成的降压电压驱动并且向上述电源部输出使上述降压电压的生成停止的停止信号；以及电源控制部，该电源控制部禁止向上述电源部输入上述停止信号，直至上述降压电压成为预先决定的值以上为止。
[0018]另一方面，为了实现上述目的，本发明的电源控制方法包括:通过电源部将电源电压降压而生成降压电压并且在被输入停止信号时停止该降压电压的生成的步骤；通过被由上述电源部生成的降压电压驱动的控制部向上述电源部输出使上述降压电压的生成停止的停止信号的步骤；以及通过电源控制部禁止上述电源部被输入上述停止信号直至上述降压电压成为预先决定的值以上为止的步骤。
[0019]在本发明中，由于电源部将电源电压降压而生成降压电压并且在被输入停止信号时停止该降压电压的生成，被由上述电源部生成的降压电压驱动的控制部向上述电源部输出使上述降压电压的生成停止的停止信号，电源控制部禁止向上述电源部输入上述停止信号，直至上述降压电压成为预先决定的值以上为止，所以在因从电源部输出的降压电压而直至控制部正常动作为止的不稳定的期间，能够避免从该控制部输出的停止信号所引起的电源部的非正常的动作停止。
[0020]根据本发明，由于能够避免在从电源部的降压电压VDDL的生成开始至控制部的正常动作开始为止的不稳定的期间的由来自该控制部的停止信号所引起的电源部的动作停止，所以在从将来自电源部的输出电压作为电源的控制部输出停止信号而使电源部的动作停止的结构的半导体装置中，能够可靠地进行电源部的正常起动。

【专利附图】

【附图说明】
[0021]图1是表示本发明所涉及的半导体装置的结构例(第一实施方式)的电路图。
[0022]图2是表示图1中的起动控制电路的第一结构例的电路图。
[0023]图3是表示图2中的NMOS的动作特性例的说明图。
[0024]图4是表示图1中的起动控制电路的第二结构例的电路图。
[0025]图5是表示本发明的半导体装置的结构例(第二实施方式)的电路图。
[0026]图6是表示图5中的起动控制电路的动作例的时序图。
[0027]图7是表示使用了本发明所涉及的半导体装置的太阳能电池板的明暗判断装置的结构例的框图。
[0028]图8是表示使用了本发明所涉及的半导体装置的电池余量判断装置的结构例的框图。
[0029]图9是表示构成图4中的起动控制电路的PM0S5的第一代用例的电路图。
[0030]图10是表示构成图4中的起动控制电路的PM0S5的第二代用例的电路图。
[0031]图11是表示使用于与本发明所涉及的半导体装置的比较的半导体装置的结构例的电路图。
[0032]附图标记说明:1、111…电源电路;2、112...LSI控制电路(MCU) ;3、113…电平位移电路；4、4a?4e…起动控制电路；4al、4bL...偏压部；10、11…半导体装置；71...太阳能电池板；81…电池；andl?3…与门电路；invl、2…反相器；nmosl?6…N沟道MOS晶体管；node I?18、test…信号；or I…或门电路；pd…功率降低端子；pmosl?7...P沟道MOS晶体管；rl?3…电阻；stupd…端子；STUP1...起动控制电路(阈值电压大);STUP2...起动控制电路(阈值电压小);VDD...电源电压；VDDL...降压电压。

【具体实施方式】
[0033]以下，使用图对本发明所涉及的实施方式进行说明。首先，使用图11，对使用于与本发明所涉及的半导体装置的比较的半导体装置进行说明。
[0034]图11中的半导体装置11如图中记载为“LSI内部”那样，构成为包括:将电压VDD作为电源而生成更低的电压VDDL(VDDL< VDD)的电源电路111 ;作为将由电源电路111生成的电压VDDL作为电源的半导体集成电路的LSI控制电路112 ;将用于从LSI控制电路112使电源电路111功率降低的电压VDDL电平的信号nodel转换为电压VDD电平的信号node2电平位移电路113 ;以及将来自外部端子的信号test和来自电平位移电路113的信号node2作为输入而将信号node3作为输出的与门电路and3。此外,信号node3被输入至电源电路111的功率降低端子Pd。
[0035]LSI控制电路112是控制LSI内部(半导体装置11)的各电路动作的电路，通过使用电源电路111生成的电压VDDL作为电源，而实现半导体装置11的低电力化。
[0036]另外，在电源电路111设置有功率降低功能，在电源电路111设置输入由LSI控制电路112生成的功率降低信号的功率降低端子Pd，以便能够在测试LSI控制电路112的电源电压依赖等的特性时，针对外部施加VDDL或者排除电源电路111的影响。
[0037]如在上述的发明要解决的技术问题处所说明的那样，在如半导体装置11那样地，在电源电路111设置有功率降低功能，并基于在将来自电源电路111的输出电压作为电源的LSI控制电路112预先决定的条件，来控制用于使功率降低功能执行的功率降低信号的结构中，电源电路111存在非正常起动的危险性。
[0038]为了避免该危险性，在图11所示的半导体装置11中成为如下的结构，即使用来自外部端子的信号test，而未产生电压VDDL时信号node2变得不定的情况下，只要来自外部端子的信号test成为L (低)，则来自将信号node2和信号test作为输入的与门电路and3的输出即信号node3成为L (低)，电源电路111可靠地起动。
[0039]然而，在图11所示的电路结构的情况下，由于需要用于输入信号test的外部端子，所以对LSI的芯片尺寸、外部端子的配置带来影响。特别是，因近年来的半导体装置的价格竞争激化，LSI的低价格化越来越成为重要的技术问题，要求芯片尺寸尽可能小。
[0040]图1示出为了应对这样的要求，在减少信号test输入用的外部端子的结构中，正常进行电源电路111的起动控制的结构的半导体装置。
[0041]图1示出本发明所涉及的半导体装置的第一实施方式例，图1中的半导体装置10在图中记载为“LSI内部”，构成为包括:将来自外部端子(“VDD(端子)”)的电压VDD作为电源来生成比电压VDD低的电压VDDL(相当于本发明所涉及的降压电压)的作为本发明所涉及的电源部的电源电路I ;由将由电源电路I生成的电压VDDL作为电源的作为本发明所涉及的控制部的半导体集成电路构成的LSI控制电路2 ;用于在LSI控制电路2中将为了使电源电路I功率降低而生成的电压VDDL电平的信号node4转换为电压VDD电平的信号node5的作为本发明所涉及的升压部的电平位移电路3 ;将来自外部端子的电压VDD和由电源电路I生成的VDDL电压作为输入而生成输入至电源电路I的功率降低端子Pd的信号node6的起动控制电路4 ；以及将来自起动控制电路4的信号node6和来自电平位移电路3的电压VDD电平的信号node5作为输入而将信号node7作为向电源电路I设为功率降低端子Pd的输出的与门电路andl。此外，由起动控制电路4以及与门电路andl构成本发明所涉及的电源控制部。另外，LSI控制电路2如图中记载为“MCU”那样，是微控制单元(MicroControl Unit)。
[0042]起动控制电路4是通过对从电源电路I输出的电压VDDL进行监控并直至电压VDDL超过预先决定的阈值电压为止持续输出L(低)电平的信号node6来使电源电路I可靠地起动的电路，图2示出其详细的结构。
[0043]如图2中作为起动控制电路4a所示，起动控制电路为如下的电路，即在N沟道MOS晶体管nmosl的源极与接地(以下称为GND)之间连接电阻rl，N沟道MOS晶体管nmosl的栅极和体电极(bulk electrode)与GND连接，N沟道MOS晶体管nmosl的漏极和P沟道MOS晶体管pmosl的漏极以及栅极与P沟道MOS晶体管pmoS2的栅极连接，P沟道MOS晶体管pmosl的源极以及P沟道MOS晶体管pm0S2的源极和体电极与VDD电源连接，P沟道MOS晶体管pmos2的漏极以及VDD电源的反相器invl的输入与N沟道MOS晶体管nmos2的漏极连接，N沟道MOS晶体管nmos2的源极和体电极与GND连接，N沟道MOS晶体管nmos2的栅极与VDDL电源连接。
[0044]此外，N沟道MOS晶体管nmosl相当于本发明所涉及的第一 N沟道MOS晶体管，P沟道MOS晶体管pmosl相当于本发明所涉及的第一 P沟道MOS晶体管，P沟道MOS晶体管pmos2相当于本发明所涉及的第二 P沟道MOS晶体管,N沟道MOS晶体管nmos2相当于本发明所涉及的第二 N沟道MOS晶体管。另外，反相器invl相当于本发明所涉及的非门电路。
[0045]N沟道MOS晶体管nmosl、P沟道MOS晶体管pmosl、以及电阻rl构成用于使P沟道MOS晶体管pmos2作为恒流源而动作的偏压部4al。
[0046]N沟道MOS晶体管nmosl使用耗尽型N沟道MOS晶体管，在其栅极与GND连接的情况下，以源极node8的电压(node8电压)为横轴、漏极一源极间电流(nmosl&rl电流)为纵轴，表示为图3中的实线的特性。
[0047]另外，对于电阻rl，若以源极node8的电压(node8电压)为横轴、以在电阻rl流动的电流(nmoslfcl电流)为纵轴，表示为图3中的虚线的特性。
[0048]在图3中，由于实线与虚线的交点只为I点，所以图2中的源极node8的电压在交点电压稳定。
[0049]若源极nodeS的电压在交点电压稳定，则成为流动交点电流的恒流源，所以通过使二极管连接的P沟道MOS晶体管pmosl的栅极node9与其它电路的P沟道MOS的栅极连接，能够镜射恒流。
[0050]即P沟道MOS晶体管pmos2的栅极与P沟道MOS晶体管pmosl的栅极node9连接，而作为镜射P沟道MOS晶体管pmosl的电流的恒流源进行动作。
[0051]以下，进行使用了这样的构成的起动控制电路4a的图1的电源电路I的起动时的动作说明。首先，VDD电压作为最初被供给的电压，从电压VDDL = OV的状态考虑。在图2中，由于被供给电压VDD，所以P沟道MOS晶体管pmos2作为电流源进行动作。
[0052]另外，电压VDDL = 0V, N沟道MOS晶体管nmos2为截止(OFF)状态。因此，该情况下的N沟道MOS晶体管nmos2的漏极与P沟道MOS晶体管pmos2的漏极的连接点中的信号nodelO成为高(H)电平,来自输入了信号nodelO (H)的反相器invl的信号即来自端子stupd的输出信号成为低(L)电平。
[0053]由此，从图1中的起动控制电路4输出的信号node6成为低(L)，与从LSI控制电路2以及电平位移电路3输出的信号node4、5无关，从与门电路andl输出的信号node7都成为低(L)。其结果，电源电路I不会功率降低而可靠地继续起动，从电源电路I输出的电压VDDL开始上升。
[0054]若这样地使电压VDDL上升，则图2中的N沟道MOS晶体管nmos2缓缓开始导通(ON)，若VDDL电压成为N沟道MOS晶体管nmos2的阈值电压Vt以上，则N沟道MOS晶体管nmos2的漏极与P沟道MOS晶体管pmoS2的漏极的连接点中的电压开始降低，若信号nodelO降低至超过反相器invl的阈值的低(L)电平，则来自反相器invl的信号即来自端子stupd的输出信号成为高⑶电平，从图1中的起动控制电路4输出的信号node6成为高⑶。
[0055]即在电压VDDL变成N沟道MOS晶体管nmos2的阈值电压Vt以上时，来自反相器invl的输出信号(来自端子stupd的信号)成为高(H)电平。此时，如果图1的电平位移电路3以及LSI控制电路2是正常动作的电压VDDL，则由于能够使来自电平位移电路3的输出信号node5确定为低(L),所以与来自反相器invl的输出信号无关,与门电路andl的输出信号node7都成为低(L),电源电路I不会功率降低。
[0056]这样，在图1?图3所示的第一实施方式例的半导体装置10中，能够直至由电源电路I生成的电压VDDL成为N沟道MOS晶体管nmos2的阈值电压Vt以上为止使电源电路I持续动作，不必使用图11所示的外部端子(信号test的输入用)，而能够可靠地使电源电路I正常起动。而且，能够成为不需要外部端子的构成，并减小半导体装置10的芯片尺寸。
[0057]接下来，使用图4，对图1中的起动控制电路4的他的结构例进行说明。在图4所示的起动控制电路4b中，在N沟道MOS晶体管nmos3的源极与GND之间连接有电阻r2。
[0058]另夕卜，N沟道MOS晶体管nmos4、N沟道MOS晶体管nmos5、以及N沟道MOS晶体管nmos6各自的源极与体电极与GND连接。
[0059]另夕卜，P沟道MOS晶体管pmos3、P沟道MOS晶体管pmos4、以及P沟道MOS晶体管pmos6各自的源极和体电极与电压VDD连接。
[0060]另外，P沟道MOS晶体管pmos5的源极和体电极与电压VDDL连接，N沟道MOS晶体管nmos3的栅极和体电极与GND连接。
[0061]另外，N沟道MOS晶体管nmos3的漏极与P沟道MOS晶体管pmos3的漏极和栅极、以及P沟道MOS晶体管pmos4、pmos6的栅极连接。
[0062]另外，P沟道MOS晶体管pmos4的漏极与N沟道MOS晶体管nmos4的漏极和栅极、以及N沟道MOS晶体管nmos5的栅极连接。
[0063]另外，N沟道MOS晶体管nmos5的漏极与P沟道MOS晶体管pmos5的漏极和栅极、以及N沟道MOS晶体管nmos6的栅极连接。
[0064]而且，P沟道MOS晶体管pmos6的漏极与将电压VDD作为电源的反相器inv2的输入、以及N沟道MOS晶体管nmos6的漏极连接。
[0065]此外，N沟道MOS晶体管nmos3相当于本发明所涉及的第三N沟道MOS晶体管，P沟道MOS晶体管pm0S3相当于本发明所涉及的第三P沟道MOS晶体管，P沟道MOS晶体管pmos4相当于本发明所涉及的第四P沟道MOS晶体管,N沟道MOS晶体管nmos4相当于本发明所涉及的第四N沟道MOS晶体管，N沟道MOS晶体管nmos5相当于本发明所涉及的第五N沟道MOS晶体管，P沟道MOS晶体管pm0S5相当于本发明所涉及的第五P沟道MOS晶体管，P沟道MOS晶体管pm0S6相当于本发明所涉及的第六P沟道MOS晶体管，N沟道MOS晶体管nmos6相当于本发明所涉及的第六N沟道MOS晶体管。
[0066]N沟道MOS晶体管nmos3、P沟道MOS晶体管pmos3和电阻r2如图2所说明的N沟道MOS晶体管nmosl、P沟道MOS晶体管pmospl和电阻rl同样地，构成用于使P沟道MOS晶体管pmos6作为恒流源而动作的偏压部4bl。
[0067]另外，P沟道MOS晶体管pmos4和N沟道MOS晶体管nmos4是用于使N沟道MOS晶体管nmos5作为恒流源进行动作的电流镜电路，镜射在P沟道MOS晶体管pmoS3中流动的恒流。
[0068]P沟道MOS晶体管pmos6的栅极，与N沟道MOS晶体管nmos3的漏极与P沟道MOS晶体管pm0S3的漏极和栅极以及P沟道MOS晶体管pmoS4的栅极的连接点连接，并作为镜射P沟道MOS晶体管pm0S3的电流的恒流源而动作，并且该连接点的信号nodel2被输入至栅极。
[0069]在N沟道MOS晶体管nmos5的栅极连接N沟道MOS晶体管nmos4的漏极和栅极，并作为镜射N沟道MOS晶体管nmos4的电流的恒流源而动作，并且该连接点的信号nodel3被输入至栅极。
[0070]在这样的结构中，进行图1的电源电路I的起动时的动作说明。此外，电压VDD作为最初被供给的电压，从电压VDDL为OV的状态考虑。
[0071 ] 由于被供给电压VDD，所以N沟道MOS晶体管nmos5以及P沟道MOS晶体管pmos6作为恒流源而动作。
[0072]另外，电压VDDL为0V，向N沟道MOS晶体管nmos6的栅极输入的信号nodel4成为低(L)电平，N沟道MOS晶体管nmos6为截止(OFF)状态。
[0073]因此,该情况下的输入至反相器inv2的信号nodel5成为高(H)电平,反相器inv2的输出信号(来自端子stupd的信号)成为低(L)电平，所以图1中的起动控制电路4的输出信号node6成为低(L)电平,与来自电平位移电路3的输出信号node5的状态无关,来自与门电路andl的输出信号node7都成为低(L)，电源电路I不会功率降低，来自电源电路I的VDDL电压开始上升始。
[0074]若这样地使VDDL电压上升，则图4中的信号node 14的电压也上升，但由于P沟道MOS晶体管pmos5为二极管连接、、且N沟道MOS晶体管nmos5作为恒流源进行动作,所以信号nodel4的电压成为从电压VDDL降低P沟道MOS晶体管pmoS5的阈值电压Vt的量后的电压。
[0075]若信号nodel4的电压上升，则N沟道MOS晶体管nmos6缓缓开始导通(ON)，若信号nodel4的电压成为N沟道MOS晶体管nmos6的阈值电压Vt以上，则信号nodel5的电压开始降低，若信号nodel5的电压降低至超过反相器inv2的阈值的低(L)电平，则反相器inv2的输出信号(来自端子stupd的输出信号)成为高(H)电平，来自图1中的起动控制电路4的输出信号node6成为高(H)。
[0076]即在从电源电路I输出的电压VDDL变成P沟道MOS晶体管pmos5的阈值电压Vt与N沟道MOS晶体管nmos6的阈值电压Vt的和以上的情况下，反相器inv2的输出信号(来自端子stupd的输出信号)成为高⑶电平，来自图1中的起动控制电路4的输出信号node6成为高⑶。
[0077]这样，根据由图4所示的构造构成的起动控制电路4b，通过除了由图2所示的结构构成的起动控制电路4a之外，还设置P沟道MOS晶体管pmos4、P沟道MOS晶体管pmos5、N沟道MOS晶体管nmos4、以及N沟道MOS晶体管nmos5，能够使电源电路I持续动作直至从电源电压I输出的电压VDDL变成P沟道MOS晶体管pmos5的阈值电压与N沟道MOS晶体管nmos6的阈值电压的和以上为止，并获得阈值电压的上升效果。
[0078]由此，能够使电源电路I持续动作以达到比由图2所示的结构构成的起动控制电路4a更高的电压，不必使用用于输入图11所示的测试用的信号test的外部端子而能够可靠地使电源电路I正常起动。
[0079]接下来，使用图5以及图6，来说明图1中的起动控制电路4的其它结构例。在图5所示的起动控制电路4c中，具备两个起动控制电路STUPl、STUP2、以及或门电路orl、与门电路and2。
[0080]从起动控制电路STUPl输出的信号nodel6被输入至或门电路orl的一个输入端子，从起动控制电路STUP2输出的信号nodel7被输入至与门电路and2的一个输入端子。
[0081]另外，以如下方式连接，即或门电路orl的输出被输入至与门电路and2的另一个输入端子，与门电路and2的输出被输入至或门电路orl的另一个输入端子。
[0082]在本例中，起动控制电路STUPl的阈值电压大于起动控制电路STUP2的阈值电压。
[0083]使用图6，进行由这样的结构构成的起动控制电路4c的图1中的电源电路I的起动时的动作说明。电压VDD作为最初被供给的电压，电压VDDL从OV的状态考虑。
[0084]电压VDDL为0V，起动控制电路STUPl以及起动控制电路STUP2各自的输出信号nodel6、17都为低(L)电平,另外，由于与门电路and2的输出信号nodel8为低(L),或门电路orl的输出信号(来自端子stupd的输出信号)成为低(L)电平，所以图1的电源电路I起动，电压VDDL开始上升。
[0085]若这样地使电压VDDL上升，而电压VDDL成为“起动控制电路STUPl的阈值电压>VDDL >起动控制电路STUP2的阈值电压”的范围，则起动控制电路STUPl的输出信号nodel6的电平还保持为低(L)，起动控制电路STUP2的输出信号nodel7的信号电平从低(L)成为高(H)，但与门电路Aand2的输出信号nodel8的电平为低(L)，或门电路orl的输出信号(来自端子stupd的输出信号)也还保持为低(L)电平。
[0086]若电压VDDL从该状态进一步上升，而电压VDDL成为“ VDDL >起动控制电路STUPl的阈值电压”的范围，则起动控制电路STUPl的输出信号nodel6从低成为高(L — H)，起动控制电路STUP2的输出信号nodel7还保持为高⑶，或门电路orl的输出信号(来自端子stupd的输出信号)以及与门电路and2的输出信号Nnodel8从低成为高(L — H)。由此，来自图1中的起动控制电路4的输出信号node6成为高(H)。
[0087]接下来，对电压VDDL从“VDDL >起动控制电路STUPl的阈值电压”的状态开始下降的情况进行说明。
[0088]在电压VDDL为“VDDL >起动控制电路STUPl的阈值电压”的状态下，从起动控制电路STUPl输出的信号nodel6以及从起动控制电路STUP2输出的信号nodel7成为高(H)，或门电路orl的输出信号(来自端子stupd的输出信号)以及与门电路and2的输出信号nodel8 也是高(L — H)。
[0089]若电压VDDL开始下降，而电压VDDL成为“起动控制电路STUPl的阈值电压彡VDDL>起动控制电路STUP2的阈值电压”的范围，则起动控制电路STUPl的输出信号node 16从高成为低(H — L)，起动控制电路STUP2的输出信号nodel7还保持为高(H)，但或门电路orl的输出信号(来自端子stupd的输出信号)以及与门电路and2的输出信号Nnodel8还保持为高⑶。
[0090]若电压VDDL从该状态进一步下降，而电压VDDL成为“起动控制电路STUP2的阈值电压彡VDDL”的范围，则起动控制电路STUPl的输出信号nodel6还保持为低(L)，起动控制电路STUP2的输出信号nodel7从高成为低(H — L)，或门电路orl的输出信号(来自端子stupd的输出信号)以及与门电路and2的输出信号nodel8从高成为低(H — L)。由此，来自图1中的起动控制电路4的输出信号node6成为低(L)。
[0091]这样，在起动控制电路4c中，在电压VDDL上升时，为起动控制电路STUPl的阈值电压，或门电路orl的输出信号(来自端子stupd的输出信号)从低成为高(L —H),在电压VDDL下降时，为起动控制电路STUP2的阈值电压，或门电路orl的输出信号(来自端子stupd的输出信号)从高成为低(H — L)。
[0092]这样,在图5所示的起动控制电路4c中，是图2、4所示的起动控制电路4a、4b,通过将两个各个的阈值电压不同的起动控制电路和作为逻辑电路的或门电路orl以及与门电路and2组合，能够创建在电压VDDL上升时阈值电压较高，在电压VDDL下降时阈值电压较低的起动控制电路。
[0093]由此，能够在电压VDDL起动时可靠地使电源电路I起动以达到较高的电压，能够在起动后的测试时使电源电路I功率降低，以使电压VDDL达到较低的电压，并能够在测试时向图1中的VDDL端子外部施加更低的电压。
[0094]因此，通过将起动控制电路STUPl的阈值电压设定为以电压VDDL驱动的电路能够可靠地动作的电压，将起动控制电路STUP2的阈值电压设定为尽可能低的电压，能够确认测试时以电压VDDL驱动的电路的低电压动作差值。
[0095]此外，使用图1?图6所说明的本发明所涉及的半导体装置中的各起动控制电路作为电源电路的起动控制电路应用，但通过置换电压VDDL的生成源可作为其它的电路使用。
[0096]例如，如图7所示，通过将电压VDDL置换为由作为太阳能电池板的太阳能电池板71生成的电压，能够使起动控制电路作为用于判断来自太阳能电池板71的输出的大小(明暗)的明暗判断电路4d发挥作用。
[0097]另外，如图8所示，通过将电压VDDL置换为作为蓄电池的电池81的输出电压，能够使起动控制电路作为用于判断2值的电池81的余量(L =EMPTY, H =FULL)的电池余量判断电路4e发挥作用。
[0098]即能够将起动控制电路作为对特定电压(VDDL)进行以阈值电压为基准的大小判断的电路使用。
[0099]此外，如图7、图8所示，在将由图1中的设置在半导体装置10的起动控制电路4以及与门电路andl构成的本发明所涉及的电源控制部作为对由太阳能电池板、蓄电池生成的确定电压(VDDL)进行以阈值电压为基准的大小判断的电路使用的情况下，电源控制部构成为设置如下的控制功能，即若从电源电路I开始生成降压电压(VDDL)之后该降压电压成为预先决定的值以上，则切换为将由LSI控制电路2生成且被电平位移电路3升压的停止信号node5直接输入至电源电路I，并且输入来自包括太阳能电池板或者蓄电池的电源部的电压，生成表示输入的电压是否是预先决定的值以上的信号并输出。
[0100]以上，如使用各图所说明的那样，在本实施方式的半导体装置中，作为电源控制方法，在电源电路I中，将电源电压VDD降压来生成电压VDDL (降压电压)，并且在被输入停止信号时停止该降压电压的生成，在利用由电源电路I生成的电压VDDL驱动的LSI控制电路2中，在预先决定的条件成立时生成使电源电路I对电压VDDL的生成停止的功率降低信号node4(停止信号)而输出，在构成本发明所涉及的电源控制部的起动控制电路4中，从LSI控制电路2输出并经由电平位移电路3将功率降低信号node7输入至电源电路1，并且从电源电路I开始生成电压VDDL之后到电压VDDL成为预先决定的值以上为止的期间，禁止电源电路I被输入功率降低信号node7。由此，在因从电源电路I输出的电压VDDL而直至LSI控制电路2正常动作为止的不稳定的期间，能够避免由该LSI控制电路2输出的功率降低信号node4所引起的电源电路I的非正常的动作停止。
[0101 ] 这样，在本实施方式中，由于能够避免从电源电路I对电压VDDL的生成开始至LSI控制电路2的正常动作开始为止的不稳定的期间的由来自该LSI电路2的停止信号所引起的电源电路I的动作停止，所以在从将来自电源电路I的输出电压作为电源的LSI控制电路2输出停止信号(功率降低信号node4)来使电源电路I的动作停止的构成的半导体装置10中，能够可靠地进行电源电路I的正常起动。
[0102]此外，本发明并不局限于使用各图所说明的实施方式例，在不脱离其要旨的范围内可进行各种变更。例如，如果能够从外部供给偏压，则能够削除图2以及图4所示的偏压部 4al、4bl。
[0103]另外，也可以如图9所示，以电阻r3代用图4所示的起动控制电路4b中的P沟道MOS晶体管pmos5，也可以为如图10所示那样地与P沟道MOS晶体管pmos72层层叠来使阈值电压上升的结构。此外，P沟道MOS晶体管pmoS7相当于本发明所涉及的第七P沟道MOS
晶体管。
[0104]另外，在图1所示的半导体装置10中，由起动控制电路4以及与门电路andl构成本发明所涉及的电源控制部，但也能够由电平位移电路3、起动控制电路4、以及与门电路andl构成本发明所涉及的电源控制部。另外，也能够为在电源电路I的内部设置电平位移电路3的结构。
【权利要求】
1.一种半导体装置，其特征在于，具备: 电源部，其将电源电压降压而生成降压电压并且在被输入停止信号时停止该降压电压的生成； 控制部，其被由所述电源部生成的降压电压驱动并且向所述电源部输出使所述降压电压的生成停止的停止信号；以及 电源控制部，该电源控制部禁止所述电源部被输入所述停止信号，直至所述降压电压成为预先决定的值以上为止。
2.根据权利要求1所述的半导体装置，其特征在于， 具备升压部，该升压部将从所述控制部输出的所述停止信号升压至所述电源电压的电压电平而输出给所述电源控制部， 所述电源部若被输入所述升压了的停止信号，则停止所述降压电压的生成。
3.根据权利要求1或者2所述的半导体装置，其特征在于， 所述电源控制部具备: 第一 N沟道MOS晶体管，其栅极、源极以及体电极与接地电压连接； 第一P沟道MOS晶体管，其源极以及体电极与所述电源电压连接，栅极以及漏极与所述第一 N沟道MOS晶体管的漏极连接； 第二 P沟道MOS晶体管，其源极以及体电极与所述电源电压连接，栅极与所述第一 P沟道MOS晶体管的栅极连接； 第二 N沟道MOS晶体管，其源极与接地电压连接，栅极与所述降压电压连接，漏极与所述第二 P沟道MOS晶体管的漏极连接，若所述降压电压成为预先决定的值以上，则该第二 N沟道MOS晶体管导通而使所述第二 P沟道MOS晶体管的漏极的电位成为低电平； 非门电路，其被所述电源电压驱动且输入端子与所述第二 N沟道MOS晶体管的漏极以及所述第二 P沟道MOS晶体管的漏极连接，该非门电路将输入至所述输入端子的信号反转而输出；以及 与门电路，其进行从所述非门电路输出的信号与所述停止信号的逻辑乘法运算。
4.根据权利要求1或者2所述的半导体装置，其特征在于， 所述电源控制部具备: 第三N沟道MOS晶体管，其栅极、源极以及体电极与接地电压连接； 第三P沟道MOS晶体管，其源极以及体电极与所述电源电压连接，栅极以及漏极与所述第三N沟道MOS晶体管的漏极连接； 第四P沟道MOS晶体管，其源极以及体电极与所述电源电压连接，栅极与所述第三P沟道MOS晶体管的栅极以及所述第三N沟道MOS晶体管的漏极连接； 第四N沟道MOS晶体管，其源极以及体电极与接地电压连接，栅极以及漏极与所述第四P沟道MOS晶体管的漏极连接； 第五N沟道MOS晶体管，其源极以及体电极与接地电压连接，栅极与所述第四N沟道MOS晶体管的栅极连接； 第五P沟道MOS晶体管，其源极以及体电极与所述降压电压连接，栅极以及漏极与所述第五N沟道MOS晶体管的漏极连接； 第六P沟道MOS晶体管，其源极以及体电极与所述电源电压连接，栅极与所述第三P沟道MOS晶体管以及所述第四P沟道MOS晶体管各自的栅极连接； 第六N沟道MOS晶体管，其源极以及体电极与接地电压连接，漏极与所述第六P沟道MOS晶体管的漏极连接，栅极与所述第五P沟道MOS晶体管以及所述第五N沟道MOS晶体管各自的漏极连接，若所述降压电压成为预先决定的值以上且所述第六P沟道MOS晶体管以及所述第五N沟道MOS晶体管各自的漏极的电压成为预先决定的值以上，则该第六N沟道MOS晶体管导通而使所述第六P沟道MOS晶体管的漏极的电压成为低电平； 非门电路，其被所述电源电压驱动且输入端子与所述第六N沟道MOS晶体管以及所述第六P沟道MOS晶体管各自的漏极连接，该非门电路将输入至所述输入端子的信号反转而输出；以及 与门电路，其进行从所述非门电路输出的信号与所述停止信号的逻辑乘法运算。
5.根据权利要求1或者2所述的半导体装置，其特征在于， 所述电源控制部具备: 第一起动控制部，若所述降压电压成为预先决定的第一值以上，则该第一起动控制部将输出信号从低电平切换为高电平而输出； 第二起动控制部，若所述降压电压成为比所述第一值低的第二值以上，则该第二起动控制部将输出信号从低电平切换为高电平而输出； 或门电路，其将从所述第一起动控制部输出的输出信号输入至一个输入端子，并进行与输入至另一个输入端子的信号的逻辑加法运算； 第一与门电路，其将从所述第二起动控制部输出的输出信号输入至一个输入端子并向另一个输入端子输入从所述或门电路的输出端子输出的信号而进行逻辑乘法运算，并将运算结果输入至所述或门电路的另一个输入端子；以及 第二与门电路，其进行从所述或门电路的输出端子输出的信号与所述停止信号的逻辑乘法运算。
6.根据权利要求4所述的半导体装置，其特征在于， 代替所述第五P沟道MOS晶体管而具备电阻。
7.根据权利要求4所述的半导体装置，其特征在于， 具备第七P沟道MOS晶体管，其源极与所述第五P沟道MOS晶体管的漏极以及栅极连接，体电极与所述降压电压连接，漏极以及栅极与所述第五N沟道MOS晶体管的漏极连接。
8.根据权利要求1?7中任一项所述的半导体装置，其特征在于， 所述电源控制部具备控制部，若所述电源部开始生成所述降压电压之后所述降压电压成为预先决定的值以上，则该控制部将所述停止信号直接输入至所述电源部并输入来自包括太阳能电池板或者蓄电池的电源部的电压，生成表示输入的电压是否是预先决定的值以上的信号而输出。
9.一种电源控制方法,其特征在于,包括: 通过电源部将电源电压降压而生成降压电压并且在被输入停止信号时停止该降压电压的生成的步骤； 通过被由所述电源部生成的降压电压驱动的控制部向所述电源部输出使所述降压电压的生成停止的停止信号的步骤；以及 通过电源控制部禁止所述电源部被输入所述停止信号直至所述降压电压成为预先决定的值以上为止的步骤。
【文档编号】H03K17/22GK104378092SQ201410396209
【公开日】2015年2月25日 申请日期:2014年8月13日 优先权日:2013年8月14日
【发明者】日高雄斗 申请人:拉碧斯半导体株式会社