Pll修改自动复位装置及方法
【专利摘要】本发明提供一种PLL修改自动复位装置及方法，其中，该方法包括：设定新的配置参数；判断当前时钟周期与前一时钟周期之间的参数是否出现变化；对判断结果进行逻辑运算后以产生配置变化有效信号，写入该新的配置参数触发PLL电路接收该新的配置参数将锁定状态变为无效和产生时钟信号；根据无效的锁定状态和时钟信号撤销时钟信号的输出；根据配置变化有效信号和PLL电路型号产生相应的PLL复位时序信号，以触发PLL电路根据该复位时序信号重新锁定，同时产生相应的时钟信号；根据有效的锁定状态信号和时钟信号恢复输出PLL电路的时钟信号。利用本发明，实现修改配置参数后由硬件完成PLL的锁定和复位，提高软件的工作量和工作效率。
【专利说明】PLL修改自动复位装置及方法
【技术领域】
[0001]本发明涉及电路检测【技术领域】，尤其涉及一种PLL修改自动复位装置及方法。
【背景技术】
[0002]PLL (Phase Locked Loop,锁相环)电路是 SOC (System on a Chip,系统芯片)中的重要组成部分，通常由鉴相器(PD, Phase Detector)、环路滤波器(LF, Loop Filter)和压控振荡器(VC0, Voltage Controlled Oscillator)三部分组成的倍频电路。该电路通常用于给数字电路提供高频时钟。随着SOC芯片的应用规模迅速扩大，电路的功耗问题越来越突出，而电路自动变频作为降低功耗的一项重要技术被广泛使用。但是，由于PLL电路通常为模拟电路实现，期望输出频率变化时，需要重新改变PLL的控制输入，并且复位重启PLL,然后再等待PLL锁定后才可使用，这对于软件编程较为复杂。而且，对于不同的PLL型号需要不同的软件驱动，并且在等待PLL锁定时需要耗费较大的软件查询任务负担。
【发明内容】
[0003]鉴于上述问题，本发明提供一种克服上述问题或者至少部分解决上述问题的一种PLL修改自动复位装置及方法，实现修改配置参数后由硬件完成PLL的锁定和复位，提高软件的工作量和工作效率。
[0004]本发明提供一种PLL修改自动复位装置，用于控制修改PLL电路的配置参数后自动复位，所述装置包括:
[0005]参数变化监测模块，用于根据当前时钟周期的参数与前一时钟周期的参数判断当前时钟周期与前一时钟周期之间的参数是否出现了变化；
[0006]逻辑比较单元，用于根据所述参数变化监测单元输出的结果进行逻辑运算后以产生配置变化有效信号或配置变化无效信号；
[0007]PLL配置参数存储单元，用于接收到设置的新的配置参数，并当接收到所述逻辑比较单元发送的配置变化有效信号后写入所述新的配置参数，以触发所述PLL电路接收所述新的配置参数并将锁定状态变为无效以及产生相应的时钟信号；
[0008]时钟输出控制单元，用于根据所述PLL电路产生的无效的锁定状态以及所述时钟信号撤销输出的时钟信号；
[0009]PLL复位控制单元，用于接收所述逻辑比较单元产生的配置变化有效信号后根据所述PLL电路型号产生相应的PLL复位时序信号，以触发所述PLL电路重新锁定并产生相应的时钟信号，所述时钟输出控制单元根据所述PLL电路产生的有效的锁定状态以及所述时钟信号恢复输出时钟信号。
[0010]本发明还提供一种PLL修改自动复位方法，所述方法包括:
[0011]设定新的配置参数；
[0012]根据当前时钟周期的参数与前一时钟周期的参数判断当前时钟周期与前一时钟周期之间的参数是否出现了变化；
[0013]对所述判断结果进行逻辑运算后以判断是否产生配置变化有效信号；
[0014]当接收到配置变化有效信号后，写入所述设定的新的配置参数，以触发PLL电路接收所述新的配置参数后，将锁定状态变为无效，并产生的相应的时钟信号；
[0015]根据所述无效的锁定状态以及所述时钟信号撤销时钟信号的输出；
[0016]根据所述配置变化有效信号后以及所述PLL电路型号产生相应的PLL复位时序信号，以触发所述PLL电路根据该复位时序信号重新锁定，同时产生相应的时钟信号；
[0017]根据所述有效的锁定状态信号和所述时钟信号恢复输出所述PLL电路的时钟信号。
[0018]本发明提供的一种PLL修改自动复位装置及方法，在设定新的配置参数后，通过判断档期时钟周期与前一时钟周期之间的参数是否出现了变化，以根据判断结果在写入新的配置参数后触发PLL电路锁定以撤销输出的时钟信号。同时，根据PLL电路信号产生PLL复位信号，以触发PLL电路解除锁定并恢复相应的时钟信号，从而实现修改配置参数后由硬件完成PLL的锁定和复位，提高软件的工作量和工作效率。
【专利附图】
【附图说明】
[0019]图1为本发明实施方式中的一种PLL修改自动复位装置的功能模块示意图；
[0020]图2为本发明实施方式中的PLL复位时序与相关信号的时序图；
[0021]图3为本发明实施方式中的一种PLL修改自动复位方法的流程示意图。
[0022]标号说明:
[0023]装置10
[0024]参数变化监测单元100
[0025]倍频参数变化监测单元11
[0026]异或逻辑比较单元 110、120、130
[0027]当前时钟周期存储单元111、121、131
[0028]前一时钟周期存储单元112、122、132
[0029]分频参数变化监测单元12
[0030]其他参数变化监测单元13
[0031]或逻辑比较单元14
[0032]PLL复位控制单元 15
[0033]PLL配置参数存储单元16
[0034]PLL 电路17
[0035]时钟输出控制单元 18
【具体实施方式】
[0036]为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
[0037]请参阅图1，为本发明实施方式中的一种PLL修改自动复位装置的功能模块示意图，该装置10可以应用于SOC(System-on-a-Chip)芯片上，用于控制PLL修改配置后自动复位等待。该装置10包括参数变化监测单元100,其中，该参数变化监测模块100包括倍频参数变化监测单元U、分频参数变化监测单元12、其他参数变化监测单元13、逻辑比较单元14、PLL复位控制单元15、PLL配置参数存储单元16、PLL电路17以及时钟输出控制单元18。其中，该倍频参数监测单元U、分频参数监测单元12以及其他参数监测单元13均与该逻辑比较单元14连接。该倍频参数检测单元11包括异或逻辑比较单元110、当前时钟周期存储单元111以及前一时钟周期存储单元112，该分频参数监测单元12包括异或逻辑比较单元120、当前时钟周期存储单元121以及前一时钟周期存储单元122，该其他参数监测单元13包括异或逻辑比较单元130、当前时钟周期存储单元131以及前一时钟周期存储单元132。
[0038]其中，在该倍频参数监测单元11中，该当前时钟周期存储单元111由多个寄存器(图未示)组成，且寄存器的数量与配置参数的字节数相同。该当前时钟周期存储单元111用于在当前时钟周期内把配置参数写入寄存器组，并把当前配置参数输出到该前一时钟周期存储单元112的输入端。该前一时钟周期存储单元112也由寄存器组构成，且寄存器的数量与配置参数的字节数相同。该前一时钟周期存储单元112用于将当前时钟周期存储单元111输出的参数(倍频参数)存入寄存器组，即前一时钟周期的参数值。该异或逻辑比较单元110用于将该当前时钟周期存储单元111和前一时钟周期存储单元112的输出对应字节进行异或逻辑比较，并将每字节的异或比较结果经过或逻辑后输出。当输出结果为I时，则表示当前时钟周期与前一时钟周期之间的参数(倍频参数)出现了变化。其中，设定单字节异或逻辑的比较结果为是，如异或逻辑比较单元110的两个输入值一样都为O或者都为1，则输出的逻辑结果为0，如果两个输入值不一致，则输出的逻辑结果为I。
[0039]同样地,该分频参数变化检测单元12与该其他参数变化监测单元13通过如上所述的工作原理输出逻辑比较结果，以确定当前时钟周期与前一时钟周期之间的相应参数(分频参数、其他配置参数)是否发生变化。
[0040]该或逻辑比较单元14用于接收该倍频参数变化监测单元11、该分频参数变化监测单元12以及其他参数变化监测单元13输出的逻辑比较结果，并将所接收到的逻辑比较结果再进行“或”逻辑运算后以产生配置变化有效信号或配置变化无效信号。当该倍频参数变化监测单元11、该分频参数变化监测单元12以及其他参数变化监测单元13输出的逻辑比较结果均为I (配置参数出现了变化)时，该或逻辑比较单元14输出配置变化有效信号，反之则输出配置变化无效信号。该或逻辑比较单元14将该配置变化有效信号或配置变化无效信号输出到该PLL复位控制单元15与该PLL配置参数存储单元16。
[0041]该PLL配置参数存储单元16接收到该配置变化有效信号后写入新的配置参数，并将该新的配置参数发送至该PLL电路17。该PLL配置参数存储单元16接收到该配置变化无效信号后放弃写入该新的配置参数。
[0042]该PLL电路17接收到该PLL配置参数存储单元16输出的该新的配置参数后，将锁定状态变为无效，同时将变为无效的锁定状态以及产生的相应的时钟信号输出至该时钟输出控制单元18。该时钟输出控制单元18接收到该无效的锁定状态以及该时钟信号后，对该无效的锁定状态信号和该时钟信号进行逻辑“与”运算，使得输出的时钟信号值变为O。
[0043]进一步地，该PLL复位控制单元15接收到该配置变化有效信号后还根据PLL电路型号产生相应的PLL复位时序信号，该PLL电路17根据该复位时序信号重新锁定，同时将变为有效的锁定状态以及产生的相应的时钟信号输出至该时钟输出控制单元18。该时钟输出控制单元18对接收到的该有效的锁定状态信号和该时钟信号进行逻辑“与”运算，使得输出的时钟信号值变为1，即，将输出时钟值变为PLL时钟。
[0044]其中，ROM中固化PLL电路型号相关的配置信息，该配置信息中包含电源关闭时间长度、电源关闭到复位时间的最少间隔长度、复位时间保持长度等。这些时间长度都和具体的PLL电路型号相关，这些信息被送往PLL复位控制单元15以产生PLL复位时序信号。
[0045]请同时参阅图2，为本发明实施方式中的PLL复位时序与相关信号的时序图。
[0046]当该PLL配置参数存储单元16写入新的配置参数，并将该新的配置参数发送至该PLL电路17时，该PLL复位控制单元15产生电源关断控制信号，并保持第一时间tl。该PLL电路17在产生电源关断控制信号时将锁定状态变为无效，使得该时钟输出控制单元18将输出的时钟信号值变为O。当该电源关断控制信号变为无效时，且间隔第二时间t2(电源关闭和复位至少间隔的时间)时，该PLL复位控制单元15根据PLL电路型号产生复位信号，并保持第三时间t3。该PLL电路17在该复位信号产生并保持第三时间t3后的一段时间后，将锁定状态变为有效，使得该时钟输出控制单元18将输出的时钟信号恢复为原来的时钟信号，即PLL时钟。
[0047]请参阅图3，为本发明实施方式中的一种PLL修改自动复位方法的流程示意图，该方法包括:
[0048]步骤S20，设定新的配置参数。
[0049]步骤S21，该倍频参数变化监测单元11、分频参数变化监测单元12以及其他参数变化监测单元13分别输出对应的逻辑比较结果，以判断当前时钟周期与前一时钟周期之间相应的参数是否发生变化。
[0050]具体地，在该倍频参数监测单元11中，该当前时钟周期存储单元111在当前时钟周期内保存当前配置参数值，该前一时钟周期存储单元112保存前一时钟周期的参数值，该异或逻辑比较单元110将该当前时钟周期存储单元111和前一时钟周期存储单元112的输出进行异或逻辑比较，并输出逻辑比较结果。
[0051]进一步地，该当前时钟周期存储单元111与该前一时钟周期存储单元112均由多个寄存器组成，且寄存器的数量与配置参数的字节数相同。该异或逻辑比较单元110将该当前时钟周期存储单元111和前一时钟周期存储单元112的输出对应字节进行异或逻辑比较，并将每字节的异或比较结果经过“或”逻辑运算后输出。当输出结果为I时，则表示当前时钟周期与前一时钟周期之间的参数(倍频参数)出现了变化。其中，设定单字节异或逻辑的比较结果为是，如异或逻辑比较单元110的两个输入值一样都为O或者都为1，则输出的逻辑结果为0，如果两个输入值不一致，则输出的逻辑结果为I。
[0052]同样地,该分频参数变化检测单元12与该其他参数变化监测单元13通过如上所述的工作原理输出逻辑比较结果，以确定当前时钟周期与前一时钟周期之间的相应参数(分频参数、其他配置参数)是否发生变化。
[0053]步骤S22，该或逻辑比较单元14接收该倍频参数变化监测单元11、该分频参数变化监测单元12以及其他参数变化监测单元13输出的逻辑比较结果，并将所接收到的逻辑比较结果再进行“或”逻辑运算后以判断是否产生配置变化有效信号。若是，则进入步骤S23，否则进入步骤S29。
[0054]具体地,当该倍频参数变化监测单元11、该分频参数变化监测单元12以及其他参数变化监测单元13输出的逻辑比较结果均为I (配置参数出现了变化)时，该或逻辑比较单元14输出配置变化有效信号，反之则输出配置变化无效信号。
[0055]步骤S23，该PLL配置参数存储单元16接收到该配置变化有效信号后写入该设定的新的配置参数，并将该新的配置参数发送至该PLL电路17。
[0056]步骤S24，该PLL电路17接收到该PLL配置参数存储单元16输出的该新的配置参数后，将锁定状态变为无效，同时产生的相应的时钟信号。
[0057]步骤S25，该时钟输出控制单元18接收到该无效的锁定状态以及该时钟信号后，撤销时钟信号的输出。
[0058]具体地，该时钟输出控制单元18对该无效的锁定状态信号和该时钟信号进行逻辑“与”运算，使得输出的时钟信号值变为O。
[0059]步骤S26，该PLL复位控制单元15接收到该配置变化有效信号后还根据PLL电路型号产生相应的PLL复位时序信号。
[0060]其中，ROM中固化PLL电路型号相关的配置信息,该配置信息中包含电源关闭时间长度、电源关闭到复位时间的最少间隔长度、复位时间保持长度等。这些时间长度都和具体的PLL电路型号相关，这些信息被送往PLL复位控制单元15以产生PLL复位时序信号。
[0061]步骤S27，该PLL电路17根据该复位时序信号重新锁定，同时产生相应的时钟信号。
[0062]步骤S29，该时钟输出控制单元18对接收到的该有效的锁定状态信号和该时钟信号后，恢复输出该PLL电路的时钟信号。然后，流程结束。
[0063]具体地，该时钟输出控制单元18对该有效的锁定状态信号和该时钟信号进行逻辑“与”运算，使得输出的时钟信号值变为1，即，将输出时钟值变为PLL时钟。
[0064]步骤S29，该PLL配置参数存储单元16接收到该配置变化无效信号后放弃写入该新的配置参数。然后，流程结束。
[0065]本发明提供的一种PLL修改自动复位装置及方法，在设定新的配置参数后，通过判断档期时钟周期与前一时钟周期之间的参数是否出现了变化，以根据判断结果在写入新的配置参数后触发PLL电路锁定以撤销输出的时钟信号。同时，根据PLL电路信号产生PLL复位信号，以触发PLL电路解除锁定并恢复相应的时钟信号，从而实现修改配置参数后由硬件完成PLL的锁定和复位，提高软件的工作量和工作效率。
[0066]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的【技术领域】，均同理包括在本发明的专利保护范围内。
【权利要求】
1.一种PLL修改自动复位装置，用于控制修改PLL电路的配置参数后自动复位，其特征在于，所述装置包括: 参数变化监测模块，用于根据当前时钟周期的参数与前一时钟周期的参数判断当前时钟周期与前一时钟周期之间的参数是否出现了变化； 逻辑比较单元，用于根据所述参数变化监测单元输出的结果进行逻辑运算后以产生配置变化有效信号或配置变化无效信号； PLL配置参数存储单元，用于接收到设置的新的配置参数，并当接收到所述逻辑比较单元发送的配置变化有效信号后写入所述新的配置参数，以触发所述PLL电路接收所述新的配置参数并将锁定状态变为无效以及产生相应的时钟信号； 时钟输出控制单元，用于根据所述PLL电路产生的无效的锁定状态以及所述时钟信号撤销输出的时钟信号； PLL复位控制单元，用于接收所述逻辑比较单元产生的配置变化有效信号后根据所述PLL电路型号产生相应的PLL复位时序信号，以触发所述PLL电路重新锁定并产生相应的时钟信号，所述时钟输出控制单元根据所述PLL电路产生的有效的锁定状态以及所述时钟信号恢复输出时钟信号。
2.如权利要求1所述的PLL修改自动复位装置，其特征在于，所述参数变化检测模块包括倍频参数变化监测单元、分频参数变化监测单元、其他参数变化监测单元，均由多个寄存器组成，且寄存器的数量与配置参数的字节数相同。
3.如权利要求2所述的PLL修改自动复位装置，其特征在于，所述倍频参数变化监测单元、分频参数变化监测单元、其他参数变化监测单元均包括异或逻辑比较单元、当前时钟周期存储单元以及前一时钟周期存储单元； 所述当前时钟周期存储单元用于在当前时钟周期内把配置参数写入寄存器组； 所述前一时钟周期存储单元用于将所述前时钟周期存储单元输出的参数存入寄存器组； 所述异或逻辑比较单元用于将所述当前时钟周期存储单元和所述前一时钟周期存储单元的输出对应字节进行异或逻辑比较，并将每字节的异或比较结果经过或逻辑后输出。
4.如权利要求3所述的PLL修改自动复位装置，其特征在于，所述或逻辑比较单元接收所述倍频参数变化监测单元、所述分频参数变化监测单元以及所述其他参数变化监测单元输出的逻辑比较结果，并将所接收到的逻辑比较结果进行“或”逻辑运算后以产生配置变化有效信号或配置变化无效信号。
5.如权利要求1或4所述的PLL修改自动复位装置，其特征在于，所述PLL配置参数存储单元接收到所述配置变化无效信号后放弃写入所述新的配置参数。
6.如权利要求1所述的PLL修改自动复位装置，其特征在于，所述时钟输出控制单元接收到有效或无效的锁定状态以及所述时钟信号后，对所述有效或无效的锁定状态信号和所述时钟信号进行逻辑“与”运算，以控制输出时钟信号。
7.—种PLL修改自动复位方法,其特征在于,所述方法包括: 设定新的配置参数； 根据当前时钟周期的参数与前一时钟周期的参数判断当前时钟周期与前一时钟周期之间的参数是否出现了变化； 对所述判断结果进行逻辑运算后以判断是否产生配置变化有效信号； 当接收到配置变化有效信号后，写入所述设定的新的配置参数，以触发PLL电路接收所述新的配置参数后，将锁定状态变为无效，并产生的相应的时钟信号； 根据所述无效的锁定状态以及所述时钟信号撤销时钟信号的输出； 根据所述配置变化有效信号以及所述PLL电路型号产生相应的PLL复位时序信号，以触发所述PLL电路根据该复位时序信号重新锁定，同时产生相应的时钟信号； 根据所述有效的锁定状态信号和所述时钟信号恢复输出所述PLL电路的时钟信号。
8.如权利要求7所述的PLL修改自动复位方法，其特征在于，所述根据当前时钟周期的参数与前一时钟周期的参数判断当前时钟周期与前一时钟周期之间的参数是否出现了变化的步骤包括: 在当前时钟周期内保存当前时钟周期的配置参数值； 在前一时钟周期内保存前一时钟周期的配置参数值； 将所述当前时钟周期的配置参数值与前一时钟周期的配置参数值进行异或逻辑比较，并输出逻辑比较结果。
9.如权利要求8所述的PLL修改自动复位方法，其特征在于，所述将所述当前时钟周期的配置参数值与前一时钟周期的配置参数值进行异或逻辑比较，并输出逻辑比较结果的步骤具体为: 根据所述当前时钟周期的配置参数值与所述前一时钟周期的配置参数输出对应字节进行异或逻辑比较，并将每字节的异或比较结果经过或逻辑后输出。
10.如权利要求9所述的PLL修改自动复位方法，其特征在于，所述方法还包括: 对所述判断结果进行逻辑运算后以判断是否产生配置变化有效信号的步骤具体为: 当接收到配置变化无效信号后放弃写入该新的配置参数。
【文档编号】H03L7/099GK104184470SQ201410440648
【公开日】2014年12月3日 申请日期:2014年9月1日 优先权日:2014年9月1日
【发明者】廖裕民 申请人:福州瑞芯微电子有限公司