电路基板以及电路基板的减噪方法与流程

本发明涉及安装有电子部件的电路基板以及该电路基板的减噪方法。

背景技术：

根据对电子部件最小化的需求，需要将大量集成电路芯片或者电路部件安装在其上安装有半导体集成电路或者电路部件的电子电路基板上。因此，对有效利用布线空间或者安装空间的需求增长。

特别地，在无线局域网(LAN)通信中，用于电子电路信息处理的信号是数字信号，因此，会同时使用执行无线通信的模拟电路和执行用于通信的信号的信息处理的数字电路。

相应地，存在这样的问题：数字电路中的中央处理单元(CPU)、存储器等的操作时钟所产生的电磁噪声干扰到模拟电路，因此使得用于通信的信号劣化。

因此，已知如下技术，其通过利用电子电路基板中的形成为螺旋形的开路短截线来构造电磁带隙(EBG)结构，从而减小通过电子电路基板传播的电磁噪声(例如，参见非专利文献1)。即，电磁带隙结构吸收了从数字电路产生的电磁噪声的电能，从而减小了通过电子电路基板传播的电磁噪声的量，并防止了电磁噪声干扰到模拟电路。

引用列表

非专利文献

非专利文献1：Y.Kim，F.Yang，A.Elsherbeni，“Compact artificial magnetic conductor designs using planar square spiral geometry”，Progress In Electromagnetics Research，PIER77，pp.43-54，2007。

技术实现要素：

技术问题

然而，如上所述，电磁带隙结构是利用螺旋形开路短截线形成的，因此必须通过调节开路短截线的长度来使其适应要减小的电磁噪声的频率。因此，要减小的电磁噪声的频率越接近较低频率侧，所需的开路短截线的长度越长。也就是说，开路短截线的长度越长，电磁带隙结构的配置面积越大，因而妨碍了对安装空间的有效利用。

鉴于该情形作出了本发明，提供了一种电路基板、以及该电路基板的减噪方法，其即使在作为目标的要被减小的电磁噪声的频率接近较低频率侧的情况下，也能防止由螺旋形开路短截线形成的电磁带隙结构的配置面积增大，从而能够更有效地利用安装空间。

解决问题的方案

为了解决上述问题，根据本发明的一个方面的电路基板包括：芯基板；加强介电层，其设置在所述芯基板的一个表面上；第一电磁带隙结构，其设置在所述加强介电层的一个表面侧上，并且构造为减小通过所述芯基板传播的预定的第一频率的电磁噪声；以及辅助图案，其形成在与形成所述第一电磁带隙结构的导电图案的外周相距预定距离之处。

根据本发明的一个方面的电路基板可以构造为使得所述辅助图案具有针对所述第一频率的波长呈现容性阻抗的长度。

根据本发明的一个方面的电路基板可以构造为使得所述辅助图案与所述第一电磁带隙结构容性地耦合。

根据本发明的一个方面的电路基板可以构造为使得所述第一电磁带隙结构被构造为具有作为以弯曲形状布线的图案的开路短截线，并且还可以包括第二电磁带隙结构，其被设置为被所述开路短截线围绕并被构造为减小第二频率的电磁噪声，所述第二频率高于所述第一频率。

根据本发明的一个方面的电路基板可以构造为使得所述第一电磁带隙结构和所述辅助图案中的每一个设置在所述加强介电层的朝向所述芯基板的表面上。

根据本发明的一个方面的电路基板可以构造为使得所述第一电磁带隙结构和所述辅助图案中的每一个设置在所述加强介电层的不朝向所述芯基板的表面上。

根据本发明的一个方面的电路基板可以构造为使得所述辅助图案由设置在所述第一电磁带隙结构的最外周的外围处的闭环结构或开环结构形成。

根据本发明的一个方面的电路基板的减噪方法是针对如下电路基板的一种减噪方法，所述电路基板包括芯基板和设置在所述芯基板的一个表面上的加强介电层，所述减噪方法包括：在所述加强介电层的一个表面侧上设置第一电磁带隙结构，以减小通过所述芯基板传播的预定的第一频率的电磁噪声；在与形成所述第一电磁带隙结构的导电图案的外周相距预定距离之处设置辅助图案；以及使所述第一电磁带隙结构减小通过所述电路基板传播的电磁噪声。

本发明的有益效果

如上所述，本发明通过利用辅助图案对第一电磁带隙结构执行电容加载，减小了第一电磁带隙结构的谐振频率。因此，根据本发明，与如在相关技术中那样通过增大第一电磁带隙结构的外周长度来减小谐振频率的情况相比，第一电磁带隙结构可以最小化，并且可以有效利用安装空间。

附图说明

图1是示出根据本发明实施例的印刷电路基板的一个示例的平面图。

图2是示出图1的电磁带隙结构体1的构造示例的平面图。

图3是示出电磁带隙结构11中针对第一频率的短截线图案112的结构和针对比第一频率高的第二频率的短截线图案113的结构的示图。

图4是布置了表面型的电磁带隙结构体1的印刷电路基板的截面图。

图5是示出电磁带隙结构体1(表面型)的频率与S参数(插入损耗S₂₁)之间的对应关系的曲线图。

图6是布置了内嵌型的电磁带隙结构体1A的印刷电路基板的截面图。

图7是示出用于图6的内层型的电磁带隙结构体1A的构造示例的平面图。

图8是示出电磁带隙结构体1A(内嵌型)的频率与S参数(插入损耗S₂₁)之间的对应关系的曲线图。

图9是示出根据本发明的印刷电路基板的构思的示意图。

具体实施方式

以下将参照附图描述本发明的实施例。

图1是示出根据本发明实施例的印刷电路基板的一个示例的平面图。图1是按照下文将描述的实施例使得图9的构造更加具体化的示图，而图9为下文将描述的根据本发明的人工磁导体的基本构造的构思图。在基准平面(例如，地平面)101的一个主表面(正面)的上部上以重叠方式设置了电源平面102。电源平面102设置成使得其一个主表面(背面)朝向基准平面101的上表面(正面)。电源平面102设置成使得电磁带隙结构体1按预定周期在电源平面102的另一个主表面(正面)上排列成矩阵。

电磁带隙结构体1吸收从布置在印刷电路基板(其由基准平面101和电源平面102构造)上的电子电路(中央处理单元(CPU)、存储器等)产生的电磁噪声的电能。另外，印刷电路基板可以被构造为单个主体，而不被构造为如上所述的排列成矩阵的多个电磁带隙结构体1。即，为了减小通过印刷电路基板传播的电磁噪声，电磁带隙结构体1可以仅布置在朝向产生电磁噪声的电子电路的位置处，并且可以例如基于每个单元来布置。

图2是示出图1的电磁带隙结构体1的构造示例的平面图。在图2中，电磁带隙结构体1具有表面型的电磁带隙结构，其形成在电源平面102的一个主表面(正面)的上部上。另外，例如，电磁带隙结构体1的外形在X轴方向上具有3.1mm的长度并且在Y轴方向上具有3.1mm的长度。

电磁带隙结构体1被构造为具有电磁带隙结构11和辅助图案12。辅助图案12例如具有闭环形状，并且布置在与电磁带隙结构11的外周相距预定距离处。辅助图案12设置成围绕电磁带隙结构11的外周。

电磁带隙结构11包括过孔图案111、针对低频的短截线图案112(第一电磁带隙结构)和针对高频的短截线图案113(第二电磁带隙结构)。短截线图案112和短截线图案113中的每一个构造了开路短截线。

图3是示出电磁带隙结构11中针对第一频率的短截线图案112和针对比第一频率高的第二频率的短截线图案113的结构的示图。这里，第一频率例如是用于无线LAN的频率2.45GHz(第一频率)。同时，第二频率高于第一频率，并且是用于无线LAN的频率5.44GHz(第二频率)。

图3的(a)示出了针对低频的短截线图案112，其用作针对第一频率的短截线(以阴影图案表示)。在本实施例中，针对低频的短截线图案112被构造为以弯曲形状布置的图案(例如，诸如螺旋形和曲折形状之类的折叠结构的图案中的任一种，或者螺旋形与曲折形状相结合的图案)。另外，短截线图案112被构造为传输线路径宽度为0.1mm且传输线路径总长度为19mm的开路短截线。另外，调整短截线图案112_1是传输线路径，其宽度为0.1mm并且其长度为1.37mm。调整短截线图案112_2具有0.1mm的宽度和1.37mm的长度。上述调整短截线图案112_1和112_2中的每一个通过利用短截线图案112的传输线路径的一部分作为起点而进行延伸，以精细地调整短截线图案112的短截线长度，并且在必要时可以添加或移除。此外，将调整短截线图案112_1和112_2的长度设定为使得短截线图案112的短截线长度能被调整。

在图3的(a)中，短截线图案112具有相对于2.45GHz的频率(比下文将描述的5.44GHz的频率低的第一频率)的大约λ/3.7的电长度，并具有感性阻抗。从开路短截线的一个端部看去的阻抗Z_in由下式表示。

Z_in＝-jZ₀cotβl

在该等式中，β为相位常数，并且在作为传输线路径的短截线图案上的电磁波长为λ的情况下以2π/λ表示。l为短截线图案的物理长度(mm)。Z₀为开路短截线(传输线路径)的特性阻抗。因此，通过将β乘以l而得到的βl成为短截线图案的电长度[rad]。

这里，开路短截线的阻抗的特性为：在传输线路径的电长度处于λ/4与λ/2之间时为感性阻抗的特性，在传输线路径的电长度小于λ/4时为容性阻抗，并且在传输线路径的电长度等于λ/4时为零。

电长度在2.45GHz处大约为λ/3.7，即，电长度处于λ/4与λ/2之间，因此，图中的短截线图案112具有感性阻抗的特性，并形成电磁带隙结构。

辅助图案12例如为具有预定宽度的环形，并设置成围绕短截线图案112的外周。另外，辅助图案12在2.45GHz的频率处具有大约λ/6到λ/7的电长度。因此，辅助图案12具有小于λ/4的电长度，因而辅助图案具有容性阻抗的特性。

通过这种方式，辅助图案12沿着短截线图案112的外周设置，从而容性地耦合到短截线图案112。由此，辅助图案对短截线图案112执行电容加载，增大了短截线图案112的电容成分，因此，短截线图案112的电长度能够增大到大于约λ/3.7的长度。结果，在短截线图案112更短的情况下，或者按照与对下文将描述的预浸渍材料(加强介电层104)进行减薄的情况相同的方式，可以获得谐振频率减小的效果。

此外，短截线图案112的线宽W与短截线图案112和辅助图案12之间的长度L的关系为W>L。

图3的(b)示出了针对第二频率的短截线图案113(以阴影图案表示)，其用作针对第二频率的短截线。在本实施例中，短截线图案113被构造为螺旋形图案、诸如曲折形状的折叠结构的图案、或者通过将图3的(b)中示出的螺旋形与曲折形状相结合而得到的蛇形形状的图案。此外，短截线图案113例如被构造为传输线路径宽度为0.1mm且传输线路径总长度为8.9mm的开路短截线。在图3的(b)中，短截线图案113具有相对于5.44GHz的频率(高于上述2.45GHz的频率的第二频率)的约λ/3.7的电长度，与短截线图案112的情况相似。短截线图案113具有感性阻抗并形成电磁带隙结构。图3的(b)中的针对第二频率的短截线图案113附近不存在具有容性阻抗特性的图案，因此仅通过作为传输路径的图案的长度来设置谐振频率。

图4是布置了表面型的电磁带隙结构体1的印刷电路基板的截面图。图4示出了沿图1中的线IV-IV截取的印刷电路基板的截面图。采用例如铜作为材料并具有35μm的厚度的基准平面101被布置在芯基板103的下表面上作为导电层(比如金属)。芯基板103采用介电常数为4.3的玻璃环氧树脂作为材料并具有0.4mm的厚度。另外，在芯基板103的上表面上布置了采用例如铜作为材料并具有35μm的厚度的电源平面102作为导电层(比如金属)。这里，在图4中，在基板等中，朝向图的上部方向的表面被称为上表面，而朝向图的下部方向的表面被称为下表面。

在电源平面102的上表面上布置了采用介电常数为4.3的玻璃环氧树脂作为材料并具有0.2mm的厚度的加强介电层104(预浸渍材料)。此外，在加强介电层104的上表面上形成了作为导电层(比如金属)、采用例如铜作为材料并具有35μm厚度的电磁带隙结构体1。在加强介电层104的暴露的上表面以及电磁带隙结构体1的上表面上形成厚度例如为0.05mm的阻焊剂150。过孔图案111通过直径为0.3mm的过孔160连接到基准平面101。

在电磁带隙结构体1的电磁带隙结构11和辅助图案12下方通过加强介电层104形成电源平面102中的图案210。另外，水平方向上彼此相邻的电磁带隙结构体1之间的距离R例如为2mm。通过这种方式，在图4中，电磁带隙结构体1在加强介电层104的上表面上设置为表面型。由于电磁带隙结构体1是通过阻焊剂150观察的，形成在加强介电层104的上表面上的电磁带隙结构体1构造为表面型。

通过上述印刷电路基板的构造，当电子部件布置在阻焊剂150的上部时，防止了电子部件产生的电磁噪声当中与电磁带隙结构11的谐振频率对应的电磁噪声通过印刷电路基板101传播。

在本实施例中，电磁带隙结构体1中的短截线图案112和短截线图案113的频率分别是2.45GHz和5.44GHz，因此，防止了所述频率的电磁噪声通过印刷电路基板传播。结果，根据本实施例，减小了电磁噪声对布置在同一基板上的无线LAN的模拟电路的影响，并因此可以防止电磁噪声干扰到无线LAN上的通信数据。

图5是示出电磁带隙结构体1(表面型)的频率与S参数(插入损耗S₂₁)之间的对应关系的曲线图。在图5中，横轴代表频率，纵轴代表插入损耗S₂₁。另外，在图5中，虚线代表在电磁带隙结构11的外周没有设置辅助图案12的情况下电磁带隙结构体1(即，电磁带隙结构11)的频率与插入损耗S₂₁之间的对应关系。同时，实线代表在电磁带隙结构11的外周设置了辅助图案12的情况下电磁带隙结构体1的频率与插入损耗S₂₁之间的对应关系。

如果将虚线与实线作比较，就可以看出，实线的情况中，在低于4GHz的频率侧中，电磁噪声衰减(插入损耗S₂₁增大)的频率向低频侧移动。另外，从图5可以看出，在根据本实施例的印刷电路基板中，在2.4GHz至2.5GHz以及5GHz至5.7GHz(无线LAN所使用的频率带宽)中电磁噪声大大衰减。

这里，等于或低于2GHz的频率处的衰减是根据电源平面102的尺寸而产生的，该衰减与通过电磁带隙结构体1产生的衰减不同。

图6是布置了嵌入型的电磁带隙结构体1A的印刷电路基板的截面图。这里，在图6中，在基板等中，朝向图中上部方向的表面被称为上表面，朝向图中下部方向的表面被称为下表面。在芯基板103的下表面上布置了采用例如铜作为材料并具有35μm厚度的基准平面101作为导电层(比如金属)。另外，在芯基板103的上表面上布置了被构造为多个电磁带隙结构体1(每个均采用例如铜作为材料并由35μm厚的图案形成)的电磁带隙层105作为导电层(比如金属)。在电磁带隙层105的上表面上形成加强介电层104。在加强介电层104的上表面上形成电源平面102。在电源平面102的上表面和加强介电层104的暴露的上表面上形成阻焊剂150。

过孔图案211通过直径为例如0.3mm的过孔170连接到基准平面101。在电磁带隙结构体1A的电磁带隙结构11A和辅助图案12A的上部上通过加强介电层104形成电源平面102中的图案220。另外，与上述实施例中的方式相同，水平方向上彼此相邻的电磁带隙结构体1A之间的距离R为2mm。通过这种方式，在图6中，电磁带隙结构体1A设置为嵌入在加强介电层104与芯基板103之间。

图7是示出用于图6的内层型的电磁带隙结构体1A的构造示例的平面图。在图7中，电磁带隙结构体1A是形成在芯基板103的上表面上的嵌入型的电磁带隙结构体。另外，例如，电磁带隙结构体1A的外形在X轴方向上具有3.1mm的长度并在Y轴方向上具有3.1mm的长度。

另外，电磁带隙结构体1A被构造为具有电磁带隙结构11A和辅助图案12A。辅助图案12A例如具有闭环形状，并布置在与电磁带隙结构11A的外周相距预定距离处。辅助图案12A设置成围绕电磁带隙结构11A的外周。

电磁带隙结构11A包括过孔图案211、针对第一频率的短截线图案112A和针对第二频率的短截线图案113A。短截线图案112A和短截线图案113A中的每一个构造了开路短截线。嵌入型的电磁带隙结构体1A根据电长度之间的差来调整短截线图案112A和短截线图案113A中的每一个的短截线长度，并且其基本结构与表面型的电磁带隙结构体1相同。另外，电磁带隙结构11A形成在芯基板103的一个主表面(正面)上。加强介电层104形成在其上排列了电磁带隙结构11A的表面的上部上。即，电磁带隙结构11A形成为夹在芯基板103与加强介电层104之间。因此，在本实施例中，电磁带隙结构11A被定义为嵌入型。

图8是示出电磁带隙结构体1A(嵌入型)的频率与S参数(插入损耗S₂₁)之间的对应关系的曲线图。在图8中，横轴代表频率，纵轴代表插入损耗S₂₁。另外，在图8中，虚线代表在电磁带隙结构11A的外周没有设置辅助图案12A时电磁带隙结构体1A(即，电磁带隙结构11A)的频率与插入损耗S₂₁之间的对应关系。同时，实线代表在电磁带隙结构11A的外周设置了辅助图案12A时电磁带隙结构体1A的频率与插入损耗S₂₁之间的对应关系。

如果将虚线与实线作比较，就可以看出，实线的情况中，在低于4GHz的频率侧中，电磁噪声衰减(插入损耗S₂₁增大)的频率向低频侧移动。另外，从图8可以看出，在根据本实施例的印刷电路基板中，在2.4GHz至2.5GHz以及5GHz至5.7GHz(无线LAN所使用的频率带宽)中电磁噪声大大衰减。

这里，等于或低于2GHz的频率处的衰减是根据电源平面102的尺寸而产生的，该衰减与通过电磁带隙结构体1A产生的衰减不同。

如上所述，根据本实施例，辅助图案12(12A)对电磁带隙结构11(11A)中的短截线图案112(112A)执行电容加载，减小了电磁带隙结构11的谐振频率，因此，相比于按照与在相关近似射线理论(approximation ray theory)中的方式相同的方式通过增大电磁带隙结构11(11A)的外周长度来减小谐振频率的情况，可以使电磁带隙结构体1最小化。例如，在与本实施例相同的构造的情况下，如果不沿电磁带隙结构11的外周形成辅助图案12，则电磁带隙结构体的尺寸会变成3.5mm×3.5mm。由于根据本实施例的电磁带隙结构体1具有3.1mm×3.1mm的尺寸，因此，与不设置辅助图案12的情况下的尺寸3.5mm×3.5mm相比，其尺寸减小为78％，从而可以使电磁带隙结构体的尺寸最小化。

另外，根据本实施例，通过利用电磁带隙结构体1(1A)还可以减小所发射的电磁场的强度。

例如，在印刷电路基板不具有电磁带隙结构体1的情况下，发射的电磁场的强度在低频侧上的2.45GHz处为1.13(μW)，发射的电磁场的强度在高频侧上的5.44GHz处为57.2(μW)。

同时，在印刷电路基板采用了表面型的电磁带隙结构体1的情况下，发射的电磁场的强度在低频侧上的2.45GHz处为0.0609(μW)，发射的电磁场的强度在高频侧上的5.44GHz处为0.252(μW)。

在印刷电路基板采用了内层型的电磁带隙结构体1A的情况下，发射的电磁场的强度在低频侧上的2.45GHz处为0.00475(μW)，发射的电磁场的强度在高频侧上的5.44GHz处为0.201(μW)。

如上所述，根据本实施例，电磁带隙结构11(11A)中的短截线图案112(112A)形成为被辅助图案12(12A)围绕，从而与通过增大短截线图案112(112A)的长度来减小谐振频率的构造相比，能够使电磁带隙结构11(11A)最小化，并且可以有效利用安装空间。

在本实施例中，辅助图案12(12A)可以具有开环图案而不是闭环图案，只要电磁带隙结构体1的谐振频率降低到目标频率并且辅助图案具有呈现容性阻抗特性的长度即可。另外，如果辅助图案12具有呈现容性阻抗特性的长度，则辅助图案12可以构造为直线图案，该直线图案布置在其与电磁带隙结构11(11A)的外周的一侧存在容性耦合的位置处。

辅助图案12(12A)可以具有设置了开口过孔从而电容增大的构造。

另外，辅助图案12(12A)可以具有该辅助图案12(12A)被分成多个组件并且各组件通过间隙电容器、电容器、电阻器等彼此相连的构造。

此外，在电磁带隙结构11(11A)的上部上设置绝缘层，在绝缘层在平面图中的上部上形成短截线图案112(112A)的辅助图案，从而频率可以移动到低频侧。因此，根据本实施例，电磁带隙结构体11(11A)的尺寸可以进一步最小化，因此可以有效利用安装空间。

图9是示出根据本发明的印刷电路基板的构思的示意图。图9的(a)示出了这样的印刷电路基板，其中在图9的平面图中，在加强介电层104(加强介电层)的表面104S(加强介电层的一个表面)上布置有短截线图案113(第一电磁带隙结构)和辅助图案12(辅助图案)中每一个的图案。此外，图9的(b)是沿图9的(a)的印刷电路基板的线IXB-IXB截取的截面图。

如图9的(a)所示，在加强介电层104(加强介电层)的表面104S(加强介电层的一个表面)上形成了短截线图案113(第一电磁带隙结构)和辅助图案12(辅助图案)中的每一个的图案。辅助图案12(辅助图案)形成在与短截线图案113(第一电磁带隙结构)的外周相距预定距离之处。辅助图案12(辅助图案)降低了短截线图案113(第一电磁带隙结构)的谐振频率，因此辅助图案被设置为对短截线图案113(第一电磁带隙结构)执行电容加载。

在图9的(b)中，在芯基板103(芯基板)的表面103S(芯基板的一个表面)上设置加强介电层104(加强介电层)。在加强介电层104(加强介电层)的表面104S(加强介电层的一个表面)上形成短截线图案113(第一电磁带隙结构)和辅助图案12(辅助图案)中的每一个的图案。通过这种构造，当电子部件布置在印刷电路基板上时，防止了电子部件产生的电磁噪声当中与短截线图案113(第一电磁带隙结构)的谐振频率对应的电磁噪声通过印刷电路基板传播。另外，辅助图案12(辅助图案)对短截线图案113(第一电磁带隙结构)执行电容加载，降低了短截线图案113(第一电磁带隙结构)的谐振频率。

根据本发明，与如在相关技术中那样的方式通过增大短截线图案113(第一电磁带隙结构)的外周长度来减小谐振频率的情况相比，通过采用上述在图9中示出的短截线图案113(第一电磁带隙结构)和辅助图案12(辅助图案)的构造，可以将短截线图案113(第一电磁带隙结构)最小化，并可以有效利用印刷电路基板的安装空间。

采用印刷电路基板作为示例来描述了本实施例，但是本实施例也可以应用于不具有印刷图案的电路基板。

本申请基于2014年6月12日提交的日本专利申请第2014-121596号，其内容通过引用并入本文。

附图标记列表

1,1A：电磁带隙结构体

11,11A：电磁带隙结构

12,12A：辅助图案

101：基准平面

102：电源平面

103：芯基板

104：加强介电层

111：过孔图案

112、113、112A：短截线图案

112_1、112_2：调整短截线图案

150：阻焊剂

160、170：过孔

211：过孔图案

210、220：图案。