1.一种转变跟踪电路，包括：
节点，在所述节点处生成输出信号；以及
上拉和下拉电路，耦合到所述节点，所述上拉和下拉电路被配置成用于：
接收第一输入信号和第二输入信号，其中，在多个时间段中的每一个时间段期间，所述第一输入信号和所述第二输入信号各自执行第一转变和第二转变，由所述第一输入信号执行的所述第一转变比由所述第二输入信号执行的所述第一转变更早发生，并且由所述第二输入信号执行的所述第二转变比由所述第一输入信号执行的所述第二转变更早发生；
响应于由所述第一输入信号执行的所述较早的第一转变而从低电平开始拉高在所述节点处生成的所述输出信号的振幅；以及
响应于由所述第二输入信号执行的所述较早的第二转变而从高电平开始下拉在所述节点处生成的所述输出信号的所述振幅。
2.如权利要求1所述的转变跟踪电路，其中，所述上拉和下拉电路被配置成用于进行以下各项中的至少一项：开始上拉或开始下拉所述输出信号的所述振幅，而无需在所述上拉和下拉电路的上拉电路部分与下拉电路部分之间进行争用。
3.如权利要求1所述的转变跟踪电路，其中，所述上拉和下拉电路包括上拉电路部分和下拉电路部分，并且其中，所述上拉电路部分和所述下拉电路部分各自被配置成用于接收所述第一输入信号和所述第二输入信号两者。
4.如权利要求3所述的转变跟踪电路，其中，所述上拉电路部分包括第一p型金属氧化物半导体(PMOS)晶体管和第二PMOS晶体管，所述第一PMOS晶体管和所述第二PMOS晶体管各自具有耦合到所述输出节点的漏极端子，并且其中，所述下拉电路部分包括第一n型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管，所述第一NMOS晶体管和所述第二NMOS晶体管各自具有耦合到所述输出节点的漏极端子。
5.如权利要求1所述的转变跟踪电路，其中，所述上拉和下拉电路包括：
耦合到所述节点并且被配置成用于上拉和下拉在所述节点处的所述输出信号的所述振幅的第一晶体管的第一路径；
耦合到所述节点并且被配置成用于上拉和下拉在所述节点处的所述输出信号的所述振幅的第二晶体管的第二路径；以及
延迟电路，所述延迟电路被配置成用于：
接收所述输出信号；并且
向所述第一路径输出延迟输出信号，所述延迟输出信号在所述第二输入信号的所述第一转变发生之后从第一电平转变到第二电平，所述第一电平防止所述第一路径下拉所述输出信号的所述振幅，所述第二电平允许所述第一路径下拉所述输出信号的所述振幅。
6.如权利要求5所述的转变跟踪电路，其中，从所述延迟电路输出的所述延迟输出信号在所述第一输入信号的所述第二转变发生之后进一步从所述第二电平转变到所述第一电平。
7.如权利要求6所述的转变跟踪电路，其中，所述延迟电路被配置成用于将所述延迟输出信号输出到所述第一路径的n型金属氧化物半导体(NMOS)晶体管。
8.如权利要求7所述的转变跟踪电路，其中，所述延迟电路进一步被配置成用于将延迟输出信号输出到所述第一路径的p型金属氧化物半导体(PMOS)晶体管，其中，处于所述第一电平的所述延迟输出信号进一步允许所述第一路径上拉所述输出信号的所述振幅，并且其中，处于所述第二电平的所述延迟输出信号进一步防止所述第一路径上拉所述输出信号的所述振幅。
9.如权利要求6所述的转变跟踪电路，其中，所述的第二晶体管的所述第二路径被配置成用于在所述延迟输出信号从所述第二电平转变到所述第一电平时将所述输出信号维持在所述低电平。
10.如权利要求1所述的转变跟踪电路，进一步包括反相器电路，所述反相器电路被配置成用于：
接收第三输入信号；
反转所述第三输入信号以生成所述第二输入信号；并且
将所述第二输入信号输出到所述上拉和下拉电路。
11.如权利要求1所述的转变跟踪电路，其中，响应于由所述第二输入信号执行的所述较早的第二转变，所述上拉和下拉电路被配置成用于已经导通至少一个第一晶体管以上拉所述输出信号的所述振幅，并且已经导通多个第二晶体管以下拉所述输出信号的所述振幅，其中，所述至少一个第一晶体管的第一数量小于所述多个第二晶体管的第二数量。
12.如权利要求1所述的转变跟踪电路，其中，由所述第一输入信号和所述第二输入信号中的每一个执行的所述第一转变包括下降转变，并且其中，由所述第一输入信号和所述第二输入信号中的每一个执行的所述第二转变包括上升转变。
13.一种生成输出信号的方法，所述方法包括：
用转变跟踪电路接收包括第一信号和第二信号的一对互补输入信号，其中，在多个时间段中的每一个时间段的第一时间段部分期间，所述第一输入信号早于所述第二输入信号执行第一上升转变来执行第一下降转变，并且其中，在所述多个时间段中的每一个时间段的第二时间段部分期间，所述第二输入信号早于所述第一输入信号执行第二上升转变来执行第二下降转变；以及
在所述转变跟踪电路的节点处生成具有在高电平和低电平之间转变的振幅的所述输出信号，
其中，在所述节点处生成所述输出信号包括：响应于所述第一输入信号的所述较早的第一下降转变和所述第二输入信号的所述较早的第二下降转变而发起所述输出信号的所述振幅在所述高电平与所述低电平之间的转变。
14.如权利要求13所述的方法，其中，在所述节点处生成所述输出信号进一步包括：
响应于所述第一输入信号的所述较早的第一下降转变，利用耦合到所述节点的上拉电路从所述低电平开始上拉在所述节点处生成的所述输出信号的所述振幅；以及
响应于所述第二输入信号的所述较早的第二下降转变，利用耦合到所述节点的下拉电路从所述高电平开始下拉在所述节点处生成的所述输出信号的所述振幅。
15.如权利要求14所述的方法，其中，开始上拉所述输出信号的所述振幅包括：响应于所述的较早的第一下降转变，利用所述上拉电路开始上拉所述输出信号的所述振幅，而无需在所述上拉电路和所述下拉电路之间进行争用。
16.如权利要求14所述的方法，其中，开始下拉所述输出信号的所述振幅包括：响应于所述的较早的第二下降转变，利用所述下拉电路开始下拉所述输出信号的所述振幅，而无需在所述上拉电路和所述下拉电路之间进行争用。
17.如权利要求13所述的方法，其中，所述转变跟踪电路进一步包括耦合到所述节点的第一晶体管的第一路径以及耦合到所述节点的第二晶体管的第二路径，并且其中，在所述节点处生成所述输出信号进一步包括：利用所述第一路径或所述第二路径中的至少一个使所述输出信号的所述振幅在所述高电平和所述低电平之间转变。
18.如权利要求17所述的方法，进一步包括：
利用延迟电路接收所述输出信号；
响应于接收所述输出信号，利用所述延迟电路生成延迟输出信号；以及
利用所述第一路径从所述延迟电路接收所述的延迟输出信号，使得所述延迟输出信号：
在所述第二输入信号的所述第一上升转变之后从第一电平转变到第二电平，所述第一电平防止所述第一路径下拉所述输出信号的所述振幅，所述第二电平允许所述第一路径下拉所述输出信号的所述振幅；以及
在所述第一输入信号的所述第二上升转变之后从所述第二电平转变到第一电平。
19.如权利要求18所述的方法，其中，所述延迟输出信号的所述第一电平进一步允许所述第一路径上拉所述输出信号的所述振幅，并且其中，所述延迟输出信号的所述第二电平进一步防止所述第一路径上拉所述输出信号的所述振幅。
20.如权利要求18所述的方法，进一步包括：
当所述延迟输出信号从所述第二电平转变到所述第一电平时，利用所述的第二晶体管的第二路径将所述输出信号维持在所述低电平。
21.一种电平移位器系统，包括：
电平移位器电路，所述电平移位器电路被配置成用于基于第一域中的输入信号而生成第二域中的一对互补信号，其中，在多个时间段中的每一个时间段期间，所述对中的第一信号早于所述对中的第二信号执行第一上升转变来执行第一下降转变，并且所述第二信号早于所述第一信号执行第二上升转变来执行第二下降转变；以及
转变跟踪电路，所述转变跟踪电路被配置成用于生成具有在高电平和低电平之间转变的振幅的输出信号，其中，所述转变跟踪电路被配置成用于生成所述输出信号从而使得所述输出信号的转变跟踪由所述第一输入信号执行的所述较早的第一下降转变以及由所述第二输入信号执行的所述较早的第二下降转变。
22.如权利要求21所述的电平移位器系统，进一步包括反相器电路，
其中，所述电平移位器电路进一步被配置成用于：
在将所述第一信号和所述第二信号中的一个信号发送到所述转变跟踪电路之前，将所述第一信号和所述第二信号中的所述一个信号发送到所述反相器电路；并且将所述第一信号和所述第二信号中的另一个信号发送到所述转变跟踪电路，而不被所述反相器电路反转。