用于产生内部的复位信号的装置和方法与流程

本发明涉及一种用于产生内部的复位信号的装置和方法。

背景技术：

不同类型的电路、例如时序逻辑电路典型地在启动时需要复位，通常称为“reset”，以便正确地进行其运行。借助于这种复位，所述电路特别是被置于一种确定的状态中。在没有这种复位的情况下，这种电路可能例如在启动时进入到不确定的、例如偶然的状态中，这可能导致不确定的运行。

由此，许多市场上可获得的集成电路具有复位引脚，能够由使用者或者也能够由其他电路控制地在所述复位引脚上加载复位信号，以便将集成电路置于所述确定的状态中。然而，越来越需要电路也在没有外部的复位信号的情况下以确定的方式启动。为此可以在集成电路内部使用内部的复位信号产生电路。所述内部的复位信号产生电路典型地对例如接通供电电压的事件做出反应，其方式是，所述内部的复位信号产生电路输出确定的信号作为复位信号。由us6,107,847a公知了用于这种电路的示例。在该申请的范围内，这种电路也称为por电路，英语为“poweronreset”。

然而这种内部的复位信号产生电路相对难于检验和检测。即使内部的复位信号产生电路例如具有错误，尽管如此也可能的是，所述电路(“偶然地”)在确定的状态中启动。此外，即使当在检测电路时正确地产生内部的复位信号，也可能发生的是，在特定的运行条件下不产生这种复位信号，这有时又可能导致这种电路不确定的启动。因此会难以识别这种错误，并且会特别难以将不在所有情况中都正确产生内部复位的相应电路识别为有错误的。这特别是对于安全性重要的应用是不利的。在所述安全性重要的应用中，常常要求当电路工作不正确时至少可以准确地进行识别，其中不正确工作的概率优选应该是尽可能低的。

技术实现要素：

由此本申请的任务在于，提供在这方面改善的装置和方法。

本申请提供了一种根据权利要求1的装置以及一种根据权利要求11的方法。从属权利要求确定了其他实施例和具有这种装置的集成电路。

附图说明

图1示出根据一个实施例的装置的方框图。

图2示出根据另一个实施例的装置的方框图。

图3示出图2的装置的实施例的电路图。

图4示出用于说明根据一个实施例的方法的流程图。

具体实施方式

下面参考附图详细说明不同的实施例。这些实施例仅仅用于说明而不应理解为是限定的。例如，描述了一个实施例具有多个元件或特征，但不应当理解为所有这些元件或特征对于实施都是必要的。确切地说，其他实施例可以具有较少的特征或元件，或者也可以具有替换的特征或元件。此外，除了所述的特征或元件以外，也可以提供其他未描述的和未示出的特征或元件，例如常规使用在复位电路或集成电路中的部件。

只要没有另作说明，不同的实施例的特征或元件可以彼此组合。对于所述实施例中的一个实施例所描述的变化和转化也能够用于其他实施例。

图中所示的或在此描述的模块、元件或部件之间的连接可以是直接的连接、即在没有附加的位于其之间的元件(例如金属导体)情况下的连接，或者可以是间接的连接、即在具有一个或多个附加的位于其之间的元件情况下的连接，只要所述连接的基本功能、例如传递特定类型的信息、特定信号或特定控制指令基本上不被改变。

在不同的实施例中使用两个单独的电路来产生内部复位，并且所述电路的结果关联。通过提供两个单独的电路来产生内部复位实现冗余，通过所述冗余可以减小错误率。相应的实施例在图1中示出。

图1的实施例示意性地示出用于产生复位信号r的电路。在此，图1的电路可以特别是集成电路的一部分，并且集成电路的一个另外的部分、例如时序逻辑电路被提供复位信号r，以便使所述另外的电路部分例如在集成电路启动时被置于确定的状态。所述另外的电路在图1中以附图标记14示出。

图1的装置为此包括用于产生内部的第一复位信号r1的第一电路11(在下文中称为第一por电路11，英语为“poweronreset”)和用于产生第二复位信号r2的第二por电路12。在此，第一por电路11和第二por电路12彼此独立地与导线10连接，在所述导线上产生表示电路启动的事件，在下文中称为“启动事件”。导线10可以例如是正供电电压导线，并且所述启动事件在这种情况中例如是接通供电电压。在另一种情况中，启动事件也可以例如是在电压扰动之后供电电压的再次升高。第一por电路11和第二por电路12分别基于导线10上的事件产生第一复位信号r1或第二复位信号r2。第一por电路11和第二por电路12可以分别单独地以传统的方式执行，例如在使用带隙电路的情况下、在使用将供电电压10与外部提供的参考电压比较的比较器的情况下和/或在使用电容的情况下执行。通过使用两个por电路11，12来产生冗余，这降低了故障概率。

优选地，第一por电路11和第二por电路12在此具有不同的类型。所述电路可以例如使用不同的原理或方式以产生复位信号r1或r2。这增加了冗余并且降低了由于错误设计导致的故障风险，因为使用了对于第一和第二por电路11，12的不同设计。也可以使用多于两个por电路。

复位信号r1，r2在逻辑门13中关联成复位信号r。当复位例如对应信号r，r1，r2的逻辑1时，门13可以是或门。当复位例如对应信号r，r1，r2的逻辑0时，门13可以是与门。逻辑门13由此可以匹配由por电路11，12输出的复位信号r1，r2的电平与期望的复位信号r的电平。

在一个实施例中，第一por电路11是模拟电路，并且第二por电路12是数字电路、例如存储单元。在另一个实施例中，这两个por电路中的一个por电路、例如数字电路在启动时产生持续的复位，并且必须首先由另一个por电路借助复位来控制，以便终止复位，并且由此接着实现电路继续工作。这实现了探测另一个por电路中的错误，因为在另一个por电路有故障时产生持续复位。

现在参考图2和3详细地说明用于这种电路的示例。

在图2的实施例中，用于产生内部复位的装置包括模拟por电路21和数字por电路22。模拟por电路21和数字por电路22与供电电压导线20耦合并且根据供电电压导线20上电压的存在产生第一复位信号r1或第二复位信号r2。第一复位信号r1和第二复位信号r2通过逻辑门23关联成复位信号r，其中，这可以如同对于图1的逻辑门13所述的那样实现。复位信号r可以接着在启动供电电压导线20上的电压供应时复位其他电路部分。供电电压20独立于模拟por电路21和数字por电路22被处理，以便形成第一复位信号r1或第二复位信号r2。

数字por电路22在此设置为，所述数字por电路在启动时首先产生持续的复位作为第二复位信号r2(即信号r2持续地表示复位)。

为此，数字por电路22可以例如实施为不对称的存储单元。这种不对称的存储单元可以例如相应于下述的存储单元，所述存储单元包含在下述的逻辑电路、例如图1的其他电路14中，然而具有较高的对称性。通过不对称性使不对称的存储单元在启动事件下占据确定的状态，特别是在下述情况中：后续的逻辑电路的存储单元的状态在没有复位的情况下(例如在电压扰动时供电电压随后再次升高的情况下)是不确定的。对此的具体实施例以下还将参考图3描述。

当模拟por电路21正确工作时，该模拟por电路在一定持续时间内产生第一复位信号r1，使得复位信号r1表示复位。复位信号r1接着也作用于数字por电路22，以便终止由所述数字por电路输出的复位信号r2(即置于不再表示复位的数值)，从而在通过模拟por电路21结束复位之后，总体上不再由复位信号r表示复位。由此可以接着在结束复位之后，使被输送复位信号r的电路正确地开始工作。在此，模拟por电路能够以传统的方式实施。

当模拟por电路21有故障时，通过数字por电路22而存在持续复位，这可以相对容易地探测。当数字por电路22有故障时，通过模拟por电路21始终产生正确的复位信号。由此，图2的装置一方面提供冗余，并且另一方面实现了对模拟por21更好地错误探测。

在图3中示出用于图2的实施例的实施示例。图3的实施示例仅仅用于进一步的说明，并且用于各个电路部分的其他变化也是可能的。

在图3的实施例中，以317概括表示模拟por电路21的实施示例，并且以318概括表示数字por电路22的实施示例。30表示正供电电压，所述正供电电压是图2的供电电压的一个示例。

图3的逻辑在此设计为，复位信号r的电平0表示复位，而电平1(相应于供电电压)表示不复位。

模拟por电路317主要包括三个支路，所述支路耦合在正供电电压30和地线之间。第一电路支路包括电阻31和晶体管37(在所述示例中为nmos晶体管)，第二电路支路包括晶体管32(在所述示例中为pmos晶体管)、输出节点316和晶体管35(在所述示例中为nmos晶体管)，第三电路支路包括晶体管33(在所述示例中为pmos晶体管)、电阻34和晶体管36(在所述示例中为nmos晶体管)。晶体管37与晶体管35连接成第一镜像电流电路，并且晶体管32与晶体管33连接成第二镜像电流电路。晶体管36连接为二极管。

只要正供电电压30小于晶体管的阈值电压，任何情况流过低的电流。

当电压30超过nmos二极管阈值时，输出节点316通过nmos晶体管37、35被置于“低”，从而信号r1表示复位。当电压然后超过大约两个二极管阈值时，电流在右边的支路33、34、36中流动，这导致节点316被置于“高”，即结束复位。也就是说，在供电电压30启动时在一定的时间内(在电压处于一个二极管阈值和两个二极管阈值之间期间)产生低电位上的复位信号r1，该复位信号接着又被终止。

如图3所示的模拟por电路317仅仅用作示例，附加地可以提供其他元件，例如共源共栅电路、添加迟滞、辅助电阻、晶体管或电容、施密特触发器或虚拟元件。

数字por电路318在图3的实施例中以具有两个相对耦合的(gegengekoppelte)反相器的存储单元、特别是锁存器的形式来实施。第一反相器在此由pmos晶体管39和nmos晶体管38构成，并且第二反相器由pmos晶体管310和nmos晶体管311构成。在此，锁存器设计为不对称的。特别是在所示的实施例中，晶体管311强于晶体管38，并且晶体管39强于晶体管310。“强”在此是指，晶体管在给定的工作点下导通更高的电流，这可以通过对晶体管的相应的不同设计来实现。这种不对称性导致锁存器的不对称的特性。不对称性特别是实现了，在锁存器启动时施加在输出节点318上的第二复位信号r2是“低”(相应于地线)，而在相应的反相节点319上的信号是“高”(相应于供电电压30)。也就是说，在启动时始终输出复位信号r2，该复位信号表示复位。除了不对称性以外，锁存器可以如前所述地例如关于所使用的技术、电路结构、元件设计等方面相应于使用在后续的逻辑电路(例如图1中的14)中的锁存器。

当模拟por电路317和数字por电路318、即这两者都正确工作时，模拟por电路317在一定的时间内产生复位信号(r1处于“低”)，并且数字por电路在没有其他措施的情况下持续地产生复位信号(r2处于“低”)。然后，通过模拟por电路317的复位信号，通过反相器314和控制晶体管320使数字por电路、即锁存器重载(umladen)，从而结束输出复位信号r2(也就是说，信号r2然后不再表示复位)。反相器315还取消反相器314对信号r1的作用。

特别是通过晶体管320使节点319处于“低”，这使节点318处于“高”并且由此结束复位r2。

当模拟por电路317有故障时，数字por电路318与之相反不被重载，并且持续地输出复位，所述复位通过与门312继续输出。由此在这种情况中持续地触发复位，这能够从外部相对容易地识别为错误。由此，可以可靠地识别模拟por电路317的错误功能。如果数字por电路318有故障，通过模拟por电路317始终正确地产生复位信号。

由此可以通过所示的电路提高可靠性和/或易于识别错误。

数字por电路318也可以附加地例如通过附加的电容来修改，所述附加的电容提高了不对称性。

在所述的修改可能性方面明确的是，图3的电路仅仅表示一个示例。

在图4中示出根据一个实施例说明所述方法的流程图。图4的方法可以特别是借助于图1-3的装置实施，然而也可以与此无关地实施。关于图1-3的装置所讨论的变化、转化和补充方案也能够以相应的方式应用于图4的方法。虽然图4的方法按步骤的顺序来描述，但是所述步骤的顺序不应视为受限的。不同的步骤特别是也可以同时在不同的电路部分中实施。

在图4的实施例中，在40中基于启动事件、例如供电电压导线上的电压的启动而产生第一复位信号。在41中，与此独立地例如通过与第一启动事件不同的电路部分基于所述启动事件产生第二复位信号。在42中，例如通过逻辑门基于第一和第二复位信号产生总复位信号，所述逻辑门关联第一复位信号和第二复位信号。通过使用两个复位信号可以产生冗余。此外，如同参考图2和3所述的那样，还可以将第一复位信号用于消除第二复位信号，以便结束复位。

如已经解释地，以上讨论的实施例仅仅用于说明，并且其他的实施方式也是可行的。