一种后畸变CMOS低噪声放大器的制作方法

本发明属于集成电路领域，尤其涉及一种低噪声放大器设计技术，具体提供一种后畸变cmos低噪声放大器。

背景技术：

互补金属氧化物半导体(cmos)工艺的等比例缩减使得我们能够容易地设计出低噪声、低功耗的放大器，然而，cmos晶体管的线性度却由于电源电压递减和迁移率的退化而恶化，这一挑战催生了若干线性化技术。

回溯过去，最有效的线性化方法是多栅晶体管(mgtr)技术，如文献《t.w.kim,b.-k.kim,andk.-r.lee,“highlylinearreceiverfront-endadoptingmosfettransconductancelinearizationbymultiplegatedtransistors,”ieeej.solid-statecircuits,vol.39,no.1,pp.223–229,jan.2004》，如图1所示，该技术通过在主晶体管旁边并联一个工作在弱反型区的，具有正的三阶非线性系数的辅助管，来抵消主管的负三阶非线性系数，进而在一个较宽的偏置电压范围内增加了电路的线性度；尽管如此，但在高频下，二阶非线性系数和输入网络的相互作用通常限制了该技术的实际效果。于是，改进的导数叠加方法被提出，来缓解该矛盾，但伴之的是输入匹配网络结构变得复杂，线性度随着匹配呈现波动的现象。另一方面，噪声消除技术也可以获得线性度的提升效果，如文献《chen,jun；guo,benqing；,ahighlylinearwidebandcmoslntaemployingnoise/distortioncancellationandgaincompensation,circuits,systems,andsignalprocessing,vol.36,no.2,2017》公开一种噪声消除的低噪声放大器，如图2所示，其中输入管的非线性被类似噪声消除的原理得以自消除；而辅助路径晶体管的非线性又部分抵消了电流镜晶体管的非线性，从而获得整体上18dbmiip3的高线性；然而，该电路功耗大，为27mw，而且电路为4个晶体管的堆叠结构，使得电路很难在低电源电压下工作，不适合集成电路等比例缩减电源电压降低的需求。

技术实现要素：

本发明的目的在于针对上述技术缺陷，提出一种后畸变cmos低噪声放大器，既能够提高lna的线性度，并同时能够获得低功耗。

为实现上述目的，本发明采用的技术方案为：

一种后畸变cmos低噪声放大器，包括：输入级(ml1与mr1)、级联级(ml2与mr2)、后畸变消除级(m1al与m1ar)及谐振负载，其特征在于，

所述级联级包括：nmos管ml2与nmos管mr2，所述nmos管ml2与mr2的栅极均连接到电源vdd，nmos管ml2与mr2的漏极分别通过谐振电路连接到电源vdd；

所述输入级包括：nmos管ml1与nmos管mr1、电容ccl与电容ccr、电感ls，其中，所述nmos管ml1的漏极连接nmos管ml2的源极、源极作为输入信号的正端+vin、栅极经偏置电阻接偏置电压vbais，nmos管mr1的漏极接nmos管mr2的源极、源极作为输入信号的负端-vin、栅极经偏置电阻接偏置电压vbais，电容ccl连接于nmos管ml1的源极与nmos管mr1的栅极之间，电容ccr连接于nmos管ml1的栅极与nmos管mr1的源极之间；nmos管ml1和nmos管mr1的源极均通过电感ls后接地；

所述后畸变消除级包括：nmos管m1al与nmos管m1ar、栅极隔直电容及栅极偏置电阻，其中，所述nmos管m1al的源级连接到nmos管ml2的源极、nmos管m1ar的源级连接到nmos管mr2的源极，所述nmos管m1al与m1ar的栅极分别通过栅极偏置电阻连接到偏置电压vb，nmos管m1al与m1ar的漏极相连、且接到电源vdd，所述nmos管m1al的源级通过栅极隔直电容连接到m1ar的漏级、所述nmos管m1ar的源级通过栅极隔直电容连接到m1al的漏级。

进一步的，所述级联级还包括一个电感ladd，，所述电感ladd连接与nmos管ml2的源极与nmos管mr2的源极之间。

进一步的，所述谐振负载均由负载电感(ldl、ldr)、负载电容(cdl、cdr)及负载电阻(rdl、rdr)构成，其中，负载电感与负载电阻串联后、再与负载电容并联构成谐振负载。

本发明的有益效果在于：

本发明提供一种后畸变cmos低噪声放大器：

1、本发明能够显著提高lna的线性度，并同时获得较高的增益，以及较低的噪声性能。

2、本发明采用后畸变技术，不影响电路输入匹配；并且辅助晶体管采用栅源交叉耦合结构，在维持非线性分量一定的前提下，使得辅助管的跨导减小，利于电路的低功耗。

附图说明

图1是现有多栅晶体管(mgtr)技术的电路原理图。

图2是现有基于噪声消除原理的高线性低噪声放大器原理图。

图3是本发明一种后畸变cmos低噪声放大器电路的原理图。

图4是本发明一种后畸变cmos低噪声放大器电路的增益、噪声和输入反射系数结果曲线。

图5是本发明一种后畸变cmos低噪声放大器电路在线性化处理前后iip3结果图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。

本实施例提供一种后畸变cmos低噪声放大器，如图3所示，该放大器电路为差分对称结构，射频差分信号分别从差分对管m1(ml1与mr1)的源极输入，经放大后的差分输出信号分别经差分对管m2(ml2与mr2)的缓冲，最终在并联谐振负载(ld、cd、rd)得到差分输出信号；vb、vbias为管子m1a(m1al与m1ar)、m1提供偏置电压；具体地，本发明一种线性化共栅cmos低噪声放大器电路包括了输入级(ml1与mr1)、级联级(ml2与mr2)、后畸变消除级(m1al与m1ar)及谐振负载。

上述lna(放大器)电路采用0.18μmrfcmos工艺实现，作为辅助器件的畸变消除级m1a的栅源极偏压vgs＝0.7v，以提供线性化效果；在1.8v电源电压下，芯片总偏置电流仅为5ma，而两个辅助管m1a的总电流为45ua；耦合电容ccl与ccr均为5pf，带宽优化电阻rd为10欧姆。如图4所示给出了lna增益，在中心频率6ghz处，线性化处理的lna的增益达到了21db。如图5所示给出了噪声指数结果，在中心频率处，噪声指数为2.5db。采用等幅双音5.8ghz、5.81ghz的测试信号，来仿真电路的线性度；并且，可以断开辅助管m1a在v2的连接来仿真关闭线性化功能后线性度的情况。如图5所示，线性化之后的iip3达到了16dbm，对比没有辅助管的情况，线性度提高了8.1db。以上结果表明，该lna取得优越的线性度和增益，适合高线性度应用场合。

上述低噪声放大器的线性度的提高是基于一种后畸变技术：利用工作在强反型区的辅助nmos管对m1a，来消除共栅lna的三阶非线性电流和削弱二阶非线性电流。交叉耦合的辅助管对使用电容源栅极交叉耦合，起到了对辅助管自身非线性的倍增效果，使得辅助管可以工作在低跨导下，从而贡献低的额外噪声。此外，通过引入一个电感ladd，与级联晶体管源极节点的寄生电容形成谐振，根据pipeline原理，级联晶体管的噪声、非线性通过该节点寄生电容的泄漏环路得以打破，从而可以忽略不计。

该lna可以看作一个共栅-共栅两级放大器。共栅输入级提供输入阻抗匹配，同时由于其采用了电容交叉耦合(ccc)结构而具备好的噪声特性。共栅级联级则用于增加输出阻抗和提高输入输出隔离度。在负载谐振网络处，添加小电阻rd用以适当降低谐振网路品质因数，获得工作带宽的拓宽。

通过对结点v2处的阻抗进行小信号分析，有下列谐振关系存在，即

这里，cgs2cgs1a为管子m2、m1a的栅源寄生电容。，通过ladd的谐振作用，使得v2节点处的寄生电容得到吸收，利于高频性能的改善。又因为m2的源极阻抗低，使ladd的谐振网络有载q值低，利于电路的频带拓宽。进而，可以得出lna的电压增益为

其中，gm1和gm2是m1的栅跨导，m2的栅跨导，zl是负载电阻。从上式可以看出，若电感ladd与x结点处的等效寄生电容发生谐振，lna的增益可以改善。

在输入阻抗匹配的条件下，1/rs＝2gm1，lna中的辅助管的额外噪声因子表达式为

其中，α和γ是偏置依赖参数。因为gm1a/gm1(在我们的设计中为0.03)。因此噪声系数的恶化可以忽略。此外，因为ladd在x节点的谐振作用，m2近似相当于一个电流缓冲器，不会产生噪声。

另一方面，因为ladd在结点x处的谐振，使得m2相当于一个电流缓冲器，不产生非线性。正因如此，该lna的线性度主要由共栅输入级决定。如图3

其中，gi和gia是m1和m1a的i-v求导系数(i取1，2，3)。根据电路理论，v2与v1的关系为v2＝b·v1，参数b为正值。在结点x，用i1减去i1a：

因为辅助晶体管m1a与主晶体管m1都工作在强反型区，有着相同的二阶、三阶非线性极性。因此，调整辅助晶体管m1a的偏置电压和尺寸，可以使得公式中的第三项可以消除。类似地，第二项也会削弱，于是线性度得以提高。此外，可以发现代表基频的第一项被一定程度上削弱，即lna的增益被削弱了。直觉是是因为基频电流通过辅助管产生泄漏的缘故。不过因为辅助管采用了电容交叉耦合结构，其电流消耗极低，带来的增益损耗也是可以忽略。

类似的原理，把辅助晶体管m1a设计为pmos管的形式，仿真表明同样也获得了线性度的提升效果。但是，在半导体集成电路流片上，nmos/pmos在加工中存在一个匹配的问题。不如本文上述电路方案中所有晶体管均采用nmos实现来的简洁、易生产实现。此外pmos管具备低的迁移率，意味着辅助晶体管m1a的pmos管设计需要增大2-3倍尺寸，相应寄生电容也会增加，这也是不利的因素。综合起来，辅助晶体管m1a的nmos管实现为优化方案。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。