一种模数转换器的制作方法

本发明涉及信号处理领域，特别涉及一种模数转换器。

背景技术：

模数转换器(analog-to-digitalconverter，adc)是一种将模拟信号转化为数字信号的电子器件，δ∑(又称delta-sigma)adc采用了以速度换精度的策略，结合过采样和噪声整形技术，大大减小了带内噪声能量，因此具有很高的精度，甚至在低电压下不需要严格的匹配或校正就能实现高分辨率。

但是，δ∑adc的功耗较大，当前急需一种可以同时满足高精度和低功耗要求的adc。

技术实现要素：

有鉴于此，本发明提供一种模数转换器，以同时满足高精度和低功耗要求。

为了实现上述发明目的，本发明提供以下技术方案：

一种模数转换器，包括：第一滤波电路002、第一积分器001、第二积分器003、第三积分器004、第四积分器007、第一多比特量化器005、第一数模转换单元011、第二数模转换单元009、第一延时电路008、第二滤波电路006和非线性动态元素匹配逻辑器010，

所述第一积分器001的第一输入端为模拟信号输入端，所述第一积分器001的输出端经所述第一滤波电路002与所述第二积分器003的第二输入端连接，所述第二积分器003的第一输入端为模拟信号输入端，所述第二积分器003的输出端与所述第三积分器004的第一输入端连接，所述第三积分器004的输出端与所述第一多比特量化器005的输入端连接，所述第一多比特量化器005的第一输出端经所述第二滤波电路006与所述第四积分器007的第一输入端连接，所述第一多比特量化器005的第二输出端与所述第四积分器007的第二输入端连接，所述第四积分器007的输出端为数字信号输出端；

所述第一多比特量化器005的第一输出端依次经所述第一延时电路008、所述第二数模转换单元009与所述第三积分器004的第二输入端连接，形成第一负反馈电路；

所述第一多比特量化器005的第二输出端依次经所述非线性动态元素匹配逻辑器010、所述第一数模转换单元011与所述第一积分器001的第二输入端连接，形成第二负反馈电路。

可选的，所述第二滤波电路为三阶滤波器。

一种模数转换器，包括：第一滤波器102、第五积分器101、第六积分器103、第七积分器104、第八积分器106、第九积分器109、第二多比特量化器107、第二滤波器105、第三数模转换单元111、第四数模转换单元113、第五数模转换单元114、第二延时电路108、第三延时电路110和第四延时电路112，所述第五积分器101的第一输入端为模拟信号输入端，所述第五积分器101的输出端经所述第一滤波器102与所述第六积分器103的第二输入端连接，所述第六积分器103的第一输入端为模拟信号输入端，所述第六积分器103的输出端与所述第七积分器104的第一输入端连接，所述第七积分器104的输出端经所述第二滤波器105与所述第八积分器106的第一输入端连接，所述第八积分器106的输出端与所述第二多比特量化器107的输入端连接，所述第二多比特量化器107的第一输出端经所述第二延时电路108与所述第九积分器109的第一输入端连接，所述第二多比特量化器107的第二输出端与所述第九积分器109的第二输入端连接，所述第九积分器109的输出端为数字信号输出端；

所述第二多比特量化器107的第一输出端依次经所述第三延时电路110、所述第三数模转换单元111与所述第八积分器106的第二输入端连接，形成第三负反馈电路；

所述第二多比特量化器107的第一输出端还依次经所述第四延时电路112、所述第四数模转换单元113与所述第七积分器104的第二输入端连接，形成第四负反馈电路；

所述第二多比特量化器107的第二输出端经所述第五数模转换单元114分别与所述第五积分器101的第二输入端、所述第六积分器102的第三输入端、所述第八积分器105的第三输入端连接，形成第五负反馈电路。

本发明实施例提供的一种模数转换器，多比特量化器的第一输出端依次经第一延时电路、第二数模转换单元与第三积分器的第二输入端连接，形成第一负反馈电路；第一多比特量化器的第二输出端依次经非线性动态元素匹配逻辑器、第一数模转换单元与第一积分器的第二输入端连接，形成第二负反馈电路。本发明可以将量化器的量化结果分段反馈至积分器的输入，最低有效位分段被反馈到数模转换器的输入实现了二阶噪声整形。本发明可以使得积分器的输出摆幅显著减小，大大放宽了运算放大器设计的带宽和增益要求。本发明实施例提供的模数转换器可以同时满足高精度和低功耗的要求。本发明对多比特量化器的输出进行分段处理，这样有效降低了积分器的输出步长和反馈dac非线性度。本发明还通过第一负反馈电路进行数字噪声耦合，大大降低了由于msbsdac和lsbsdac系数之间的不匹配而导致量化器的噪声泄漏。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为本发明实施例提供的一种模数转换器的系统架构图；

图2为本发明实施例提供的另一种模数转换器的系统架构图；

图3为本发明实施例提供的二阶连续时间delta-sigmaadc理想的系统模型示意图；

图4为连续时间积分器示意图；

图5为加入环路延时以后的delta-sigmaadc系统模型示意图；

图6为本发明提供的两种模数转换器与传统的基于leslie-singh架构的模数转换器的性能对比示意图。

具体实施方式

本发明公开了一种模数转换器，本领域技术人员可以借鉴本文内容，适当改进工艺参数实现。特别需要指出的是，所有类似的替换和改动对本领域技术人员来说是显而易见的，它们都被视为包括在本发明。本发明的方法及应用已经通过较佳实施例进行了描述，相关人员明显能在不脱离本发明内容、精神和范围内对本文所述的方法和应用进行改动或适当变更与组合，来实现和应用本发明技术。

下面首先本申请发明人研究获得本发明提供的模数转换器的过程进行说明：

建立两阶理想连续时间delta-sigmaadc的模型：

综合考虑功耗、设计难度、速度等因素，本申请发明人选择二阶连续时间delta-sigmaadc理想的系统如图3所示，为了使该系统和后面的非零环路延时的建模因子匹配，需要使用离散传递函数来表示一个两阶的连续系统，其中，离散域到连续域的转换关系如下：

其中，α、β为反馈矩形脉冲相对于采样时钟的比例系数，β-α为归一化脉宽，fs为采样频率；ω0、ω1为不同阶数积分器所对应的角频率；

为了减小第一级积分器301的输出摆幅，在第二级积分器302的输入端引入一路前馈，我们采用非归零(nrz，non-returntozero)反馈dac，所以有α＝0，β＝1。离散传递函数表示的二阶连续时间系统如下：

下面说明一下环路延时和运放的非理想对图3所示系统的影响：

对放大器的非理想特性对图3所示系统引入的误差进行分析，如图4所示的连续时间积分器，该积分器有n条输入支路，可以得到图3中积分器的传递函数int(s)为：

其中，kj为积分器对应支路的反馈系数，gbw为积分器的增益带宽积，adc为积分器的直流增益，ge为增益误差，ω为角频率。

如果保证放大器直流增益足够大而积分器的gbw有限，那么积分器的传递函数可以简化为：

gbw:adc→∞

当直流增益足够大的时候，它对传递函数的影响可以忽略不计，但是当积分器的gbw有限的时候，那么增益带宽积会给传递函数引入一个极点，影响系统的稳定性。在系统中选择速度高、功耗低以及很好的线性度和输出摆幅的rc结构，所以两级的直流增益误差可以通过调节rc常数来补偿，引入极点那项可以等效为延时，等效的延时如下：

τd1和τd2分别表示第一级积分器和和第二级积分器的环路延时，ω1、ω2分别为第一级积分器和和第二级积分器所对应的角频率。

需要注意的是τd1>>τd2，总的延时按照比较大的延时进行算。加入环路延时以后系统模型可以调整为如图5所示。对于图5所示系统，将非零环路延时因子进行泰勒级数展开得到：

h^～(s)为加入非零环路环路延时因子的系统传递函数，k0、k1、k2分别为图5中三个反馈支路的反馈系数，τ为图5所示系统的环路延时。

按一般系统的环路延时上限τeld＝0.25ts设计图5中的第二级积分器502的带宽至少是采样频率的4倍时，该式与理想二阶系统的传递函数比较可以得到：

τd1+τeld＝0.5ts

综上，放大器有限的增益带宽积误差可以等效成一个系统延时，并和eld一起进行补偿，而放大器直流增益误差可以通过调节积分器进行补偿。

如图1所示，本发明实施例提供的一种模数转换器，可以包括：第一滤波电路002、第一积分器001、第二积分器003、第三积分器004、第四积分器007、第一多比特量化器005、第一数模转换单元011、第二数模转换单元009、第一延时电路008、第二滤波电路006和非线性动态元素匹配逻辑器010，所述第一积分器001的第一输入端为模拟信号输入端，所述第一积分器001的输出端经所述第一滤波电路002与所述第二积分器003的第二输入端连接，所述第二积分器003的第一输入端为模拟信号输入端，所述第二积分器003的输出端与所述第三积分器004的第一输入端连接，所述第三积分器004的输出端与所述第一多比特量化器005的输入端连接，所述第一多比特量化器005的第一输出端经所述第二滤波电路006与所述第四积分器007的第一输入端连接，所述第一多比特量化器005的第二输出端与所述第四积分器007的第二输入端连接，所述第四积分器007的输出端为数字信号输出端；

所述第一多比特量化器005的第一输出端依次经所述第一延时电路008、所述第二数模转换单元009与所述第三积分器004的第二输入端连接，形成第一负反馈电路；

所述第一多比特量化器005的第二输出端依次经所述非线性动态元素匹配逻辑器010、所述第一数模转换单元011与所述第一积分器001的第二输入端连接，形成第二负反馈电路。

可选的，所述第二滤波电路006可以为三阶滤波器。

将量化器的量化结果分段反馈至积分器的输入可以有效的降低动态元素匹配复杂性。但是，将量化器的量化结果分段反馈至积分器的输入会导致最高有效位(mostsignificantbits，msbs)数模转换单元(digitaltoanalogconverter，dac)和最低有效位(leastsignificantbits，lsbs)dac系数之间的不匹配，发生噪声泄漏。leslie-singh架构只将msbs部分直接反馈到积分器的输入，通过一个数字处理模块将msbs部分和lsbs部分整合得到系统的输出。虽然leslie-singh架构只反馈量化器输出的高比特部分，但是其性能等价一个具有高量化比特数的系统。在实际设计中该架构由于数字的噪声传递函数和模拟的噪声传递函数间的不匹配而导致很大的积分噪声泄漏问题，噪声泄漏会使信号噪声失真比降低超过10db。

因此本发明引入噪声耦合技术可以有效抑制积分泄漏问题，如图1所示。本发明实施例提供的模数转换器可以将所述第一多比特量化器005的第二输出端输出的msbs(用v(z)表示)反馈到第一积分器001的输入端。而所述第一多比特量化器005的第一输出端输出的lsbs(用qd(z)表示)被视为数字量化噪声，通过所述第二数模转换单元009反馈到第一多比特量化器005的输入端。具体的，图1中第一多比特量化器005的第二输出端输出的msbs可以为：

v(z)＝stf(z)x(z)-(1-z^-1)ntf(z)qd(z)+qa(z)ntf(z)

则图1所示模数转换器输出的数字信号y(z)为：

y(z)＝x(z)stf(z)+qa(z)ntf(z)

其中，qa(z)为第一多比特量化器005的模拟量化噪声。

本发明提供的一种模数转换器，基于连续时间低功耗的多比特delta-sigma调制器架构。本发明可以将量化器的量化结果分段反馈至积分器的输入，最低有效位分段被反馈到数模转换器的输入实现了二阶噪声整形。本发明可以使得积分器的输出摆幅显著减小，大大放宽了运算放大器设计的带宽和增益要求。

本发明对多比特量化器的输出进行分段处理，这样有效降低了积分器的输出步长和反馈dac非线性度。本发明还通过第一负反馈电路进行数字噪声耦合，大大降低了由于msbsdac和lsbsdac系数之间的不匹配而导致量化器的噪声泄漏。本发明实施例提供的模数转换器可以同时满足高精度和低功耗的要求。

采用数字噪声耦合技术的只需将msbs反馈到积分器的输入端便可以与一个将msbs和lsbs都反馈到系统的输入端的系统等价。但是当积分器的输出摆幅较大时，噪声耦合技术会受到积分器转换速率的影响。结合以上的分析，在leslie-singh架构的数字噪声耦合架构上，如图2所示，本发明提出了基于数字噪声耦合的双重噪声整形连续时间系统架构的一种模数转换器。

如图2所示，本发明实施例提供的另一种模数转换器，可以包括：第一滤波器102、第五积分器101、第六积分器103、第七积分器104、第八积分器106、第九积分器109、第二多比特量化器107、第二滤波器105、第三数模转换单元111、第四数模转换单元113、第五数模转换单元114、第二延时电路108、第三延时电路110和第四延时电路112，

所述第五积分器101的第一输入端为模拟信号输入端，所述第五积分器101的输出端经所述第一滤波器102与所述第六积分器103的第二输入端连接，所述第六积分器103的第一输入端为模拟信号输入端，所述第六积分器103的输出端与所述第七积分器104的第一输入端连接，所述第七积分器104的输出端经所述第二滤波器105与所述第八积分器106的第一输入端连接，所述第八积分器106的输出端与所述第二多比特量化器107的输入端连接，所述第二多比特量化器107的第一输出端经所述第二延时电路108与所述第九积分器109的第一输入端连接，所述第二多比特量化器107的第二输出端与所述第九积分器109的第二输入端连接，所述第九积分器109的输出端为数字信号输出端；

所述第二多比特量化器107的第一输出端依次经所述第三延时电路110、所述第三数模转换单元111与所述第八积分器106的第二输入端连接，形成第三负反馈电路；

所述第二多比特量化器107的第一输出端还依次经所述第四延时电路112、所述第四数模转换单元113与所述第七积分器104的第二输入端连接，形成第四负反馈电路；

所述第二多比特量化器107的第二输出端经所述第五数模转换单元114分别与所述第五积分器101的第二输入端、所述第六积分器102的第三输入端、所述第八积分器105的第三输入端连接，形成第五负反馈电路。

图2所示的模数转换器中第二多比特量化器107输出的msbs为：

v(z)＝z^-1x(z)stf(z)-(1-z^-1)qd(z)+qa(z)ntf(z)

图2所示的模数转换器输出的数字信号为：

y(z)＝z^-1x(z)stf(z)+qa(z)ntf(z)

其中，qd(z)在图2所示模数转换器中为减性量化噪声，而不是加性量化噪声。在不考虑环路延时的情况下，图2所示的模数转换器中有：

h(z)＝2i(z)+i²(z)；i(z)＝z^-1/1-z^-1

图2所示模数转换器相对于图1所示模数转换器的不同之处在于：

图2所示模数转换器还将经过一周期延时的lsbs部分反馈回第七积分器第二级积分器104的输入。

图2所示模数转换器中第三负反馈电路和第四负反馈电路反馈的信号经过两次噪声整形，分别为qa(z)ntf(z)和(1-z^-1)qd(z)，因此，图2所示的模数转换器不需要复杂的数字处理模块，降低了积分器的输出摆幅，有利于数字噪声耦合技术的实现。

图6显示本发明提供的两种模数转换器与传统的基于leslie-singh架构的模数转换器的性能对比。从图6中可以看出，对传统的基于leslie-singh架构的模数转换器，图1所示模数转换器将系统的sndr从59.9提升到了63.9，图2所示模数转换器将sndr提高到了87.4db。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。