一种电容共享结构的Sigma-Delta调制器的制作方法

本发明属于模数转换器中的调制器技术领域，具体涉及一种电容共享结构的sigma-delta调制器。

背景技术：

模数转换器的功能是将时间和幅度上都连续的信号转变为时间和幅度上都离散的数字信号。各种模拟世界的信号，如声音、图像等物理量都要通过模数转换器的转换，变成数字信号，才能给dsp(digitalsignalprocesser，数字信号处理器)或cpu(centralprocessingunit，中央处理器)等计算处理。根据结构的不同，模数转换器可分为全并行结构、逐次逼近结构、流水线结构和sigma-delta结构。sigma-delta结构的模数转换器由sigma-delta调制器和数字滤波器组成。sigma-delta调制器通过噪声整形和过采样，将量化噪声移到感兴趣的频带外，数字滤波器再将带外信号滤除。

根据sigma-delta调制器内滤波器的反馈环路，可以将sigma-delta调制器大致分为单环结构和级联结构；根据滤波器的阶数可以将sigma-delta调制器分为单阶和多阶结构；根据量化器的精度又可以将sigma-delta调制器分为单比特量化结构和多比特量化结构；根据积分器的类型可以将sigma-delta调制器分为离散时间结构和连续时间结构。

目前，现有的高精度模数转换器以sigma-delta类型为主，或者是该结构的变种，或者是包含该结构的混合方式。目前，现有的高精度模数转换器主要包括两类：采用开关电容电路实现离散时间类型和采用跨导-电容(gm-c)电路实现连续时间类型。其中，在开关电容电路实现离散时间的sigma-delta调制器这一类中，传统的sigma-delta调制器是将信号采样、数模转换反馈、输入共模稳定三条路径分别独立设计，在两相非交叠时钟下完成采样相和积分相，实现sigma-delta调制器功能：输出的信号预测并跟随输入的信号。但是，由于开关电容电路存储电路热噪声的器件是电容，当积分器输入端同时并联的电容越多时，存储的噪声电荷越多，继而积分到积分电容上的噪声电荷也越多，会产生越多的等效输入噪声，从而减小调制器的动态范围，降低调制器性能。此外，现有的sigma-delta调制器中的开关电容电路中的电容普遍很多，占用了较大的芯片面积。

技术实现要素：

本发明的目的在于，为解决现有的sigma-delta调制器存在的上述缺陷，本发明提出了一种电容共享结构的sigma-delta调制器，该调制器中的信号流既有前向路径也有反馈路径，通过两相非交叠时钟，控制调制器的采样、反馈和积分操作，基于开关电容电路的电容共享结构，重复利用采样电容和反馈电容中的较小者，具体地，当缩放系数大于反馈系数时，在采样相时，重复利用采样电容和反馈电容中的较小者，将其和采样电容之和作为最终的采样电容；当缩放系数小于反馈系数时，在积分相时，重复利用采样电容和反馈电容中的较小者，将其和反馈电容之和作为最终的反馈电容；减少调制器中的积分器的输入端并联电容的数量和总大小，从而降低调制器来自开关电容热噪声的贡献，提高调制器的动态范围，而且减小了芯片的占用面积，此外，开关电容电路对节点的寄生电容不敏感，能减小寄生参数的影响。

为了实现上述目的，本发明提出了一种电容共享结构的sigma-delta调制器，该调制器为离散时间型的sigma-delta调制器，其包括顺序连接的信号输入端、开关电容电路、减法器、积分器和一位量化器以及数模转换器；一位量化器的输出端与数模转换器的输入端连接，数模转换器的输出端与减法器的反向输入端连接；

所述信号输入端用于模拟信号输入至开关电容电路；

所述开关电容电路，用于判断采样电容与反馈电容之间的大小关系，根据判断结果，确定最终的采样电容和反馈电容；并在时域上被离散化，获得离散化后的输入信号和反馈信号；

所述积分器，用于将离散化后的输入信号进行积分处理，获得处理后的输入信号；还用于将离散化后的反馈信号进行积分处理，获得处理后的反馈信号；

所述一位量化器，用于将处理后的输入信号进行量化处理，将经过量化的带有缩放系数的数字信号进行输出；还用于将处理后的反馈信号进行量化处理，将经过量化的反馈的数字信号输出至数模转换器；

所述数模转换器，用于将反馈的数字信号转换为带有反馈系数的模拟信号，转换后的带有反馈系数的模拟信号反馈回减法器的反向输入端；

所述减法器，用于对带有反馈系数的模拟信号与从信号输入端输入的模拟信号进行相减处理，将处理后的模拟信号作为模拟信号输入至开关电容电路。

其中，减法操作遵循的理论原理是电荷守恒，在采样相和积分相两个状态，采样电容、反馈电容、积分电容三者的电荷之和是相等的，通过减法器的减法操作，输入端的模拟信号与反馈信号相减，当量化器输出是高电平时，减法器操作使得积分器的输出电压减少g1p×(vrp-vrn)，当量化器输出是低电平时，减法器操作使得积分器的输出电压增加g1p×(vrp-vrn)，其中vrp是正参考电压，vrn是负参考电压。

作为上述技术方案的改进之一，所述开关电容电路包括：第一开关q1、第二开关q2、第三开关q3、第四开关q4、第五开关q5、第六开关q6、第七开关q7、第九开关q9、第十开关q10、第十一开关q11、第十二开关q12、第十三开关q13、第十四开关q14、第十五开关q15、第一个反馈电容cs1和第一个采样电容cs2；其中，cs2<cs1；

具体的电路连接方式为：

输入信号正端vip连接到第一开关q1，第一开关q1的另两个选择端分别对应地连接第二开关q2和第一个采样电容cs2；第二开关q2的另三个选择端分别对应地连接第四开关q4、第五开关q5和第三开关q3；第三开关q3的另两个选择端分别对应地连接第六开关q6和第一个反馈电容cs1；第一个反馈电容cs1的另一端和第一个采样电容cs2的另一端连接，且二者的另一端均与第七开关q7的一个选择端连接；

输入信号负端vin连接到第九开关q9，第九开关q9的另两个选择端分别对应地连接第十开关q10和第一个采样电容cs2；第十开关q10的另三个选择端分别对应地连接第十二q12、第十三开关q13和第十一开关q11；第十一开关q11的另两个选择端分别对应地连接第十四开关q14和第一个反馈电容cs1；第一个反馈电容cs1的另一端和第一个采样电容cs2的另一端连接，且二者的另一端均与第十五开关q15的一个选择端连接。

或者所述开关电容电路包括：第十七开关q17、第十八开关q18、第十九开关q19、第二十开关q20、第二十一开关q21、第二十三开关q23、第二十四开关q24、第二十五开关q25、第二十六开关q26、第二十七开关q27和第二个采样电容cs3；其中，第二个反馈电容和第二个采样电容相等，二者均为cs3；

具体的电路连接方式为：输入信号正端vip连接到第十七开关q17，第十七开关q17的另两个选择端分别对应地连接第十八开关q18和第二个采样电容cs3；第十八开关q18的另两个选择端分别对应地连接第十九开关q19和第二十开关q20；第二个采样电容cs3的另一端与第二十一开关q21的一个选择端连接；

输入信号负端vin连接到第二十三开关q23，第二十三开关q23的另两个选择端分别对应地连接第二十四开关q24和第二个采样电容cs3；第二十四开关q24的另两个选择端分别对应地连接第二十五开关q25和第二十六开关q26；第二个采样电容cs3的另一端与第二十七开关q27的一个选择端连接；

或者所述开关电容电路包括：第二十九开关q29、第三十开关q30、第三十一开关q31、第三十二开关q32、第三十三开关q33、第三十四开关q34、第三十六开关q36、第三十七开关q37、第三十八开关q38、第三十九开关q39、第四十开关q40、第四十一开关q41、第三个采样电容cs4和第三个反馈电容cs5；其中，第三个采样电容cs4>第三个反馈电容cs5，即cs4>cs5；

具体的电路连接方式为：输入信号正端vip分别连接到第二十九开关q29和第三十二开关q32，第二十九开关q29的另三个选择端分别连接第三十开关q30、第三十一开关q31和第三个反馈电容；第三十二开关q32的另两个选择端分别连接第三十三开关q33和第三个采样电容cs4；第三反馈电容cs5的另一端和第三采样电容cs4的另一端连接，且二者的另一端均与第三十四开关q34的一个选择端连接；

输入信号负端vin分别连接到第三十六开关q36和第三十九开关q39，第三十六开关q36的另三个选择端分别连接第三十七开关q37、第三十八开关q38和第三个反馈电容；第三十九开关q39的另两个选择端分别连接第四十开关q40和第三个采样电容cs4；第三反馈电容cs5的另一端和第三采样电容cs4的另一端连接，且二者的另一端均与第四十一开关q41的一个选择端连接。

作为上述技术方案的改进之一，所述判断开关电容电路中的采样电容与反馈电容之间的大小关系，采样电容和反馈电容中的较小者与采样电容或反馈电容之和作为最终的采样电容或反馈电容；具体包括：

采样电容小于反馈电容时，最终的采样电容为第一个采样电容；最终的反馈电容为第一个采样电容与第一个反馈电容之和；

采样电容等于反馈电容时，最终的采样电容为第二个采样电容；最终的反馈电容为第二个采样电容；

采样电容大于反馈电容时，最终的采样电容为第三个采样电容与第三个反馈电容之和；最终的采样电容为第三个反馈电容。

作为上述技术方案的改进之一，所述积分器包括：第八开关q8、第十六开关q16、运算放大器和第一积分电容；

具体的电路连接方式为：第八开关q8的一个选择端与第七开关q7的另一个选择端连接，第八开关q8的另两个选择端分别对应地连接第一个积分电容ci1和运算放大器；第一个积分电容的另一个选择端与远算放大器的另一个选择端连接，并连接一位量化器的正向输入端；

第十六开关q16的一个选择端与第十五开关q15的另一个选择端连接，第十六开关q16的另两个选择端分别对应地连接第一个积分电容ci1和运算放大器；第一个积分电容的另一个选择端与远算放大器的另一个选择端连接，并连接一位量化器的反向输入端。

作为上述技术方案的改进之一，所述第一开关q1、第二开关q2、第三开关q3、第四开关q4、第五开关q5、第六开关q6、第七开关q7、第九开关、q9、第十开关q10、第十一开关q11、第十二开关q12、第十三开关q13、第十四开关q14、第十五开关q15均为cmos互补开关，且均由两相非交叠时钟控制sigma-delta调制器的采样相和积分相。

作为上述技术方案的改进之一，所述第一个采样电容cs2、第一个反馈电容cs1、第一个积分电容ci1均是由若干多晶硅-绝缘层-多晶硅三层式结构的单位电容组成。

作为上述技术方案的改进之一，所述一位量化器包括三级级联的输入预放大级、正反馈跟踪级和锁存输出级；在采样相时，完成输入预防大和正反馈跟踪，在积分相时，完成锁存输出。

作为上述技术方案的改进之一，所述数模转换器为电压类型数模转换器，数字输入是电压信号，模拟输出也是电压信号。

本发明相比于现有技术的有益效果在于：

本发明提出的电容共享结构的sigma-delta调制器既能保持原调制器过采样率和噪声整形的优势，又能降低电路实现时不可避免引入的开关电容热噪声，而且能减少芯片面积；另外，本发明提出的电容共享结构的sigma-delta调制器能满足缩放系数和反馈系数各种大小关系下的电路实现；此外，本发明提出的电容共享结构的sigma-delta调制器具有对各个节点的寄生电容不敏感的特性，减弱了芯片版图中不可避免的寄生电容的影响。

附图说明

图1是缩放系数g1小于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器电路原理图；

图2是缩放系数g1小于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器在采样相时的交流等效电路原理图；

图3是缩放系数g1小于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器在积分相时的交流等效电路原理图；

图4是缩放系数g1等于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器电路原理图；

图5是缩放系数g1等于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器在采样相时的交流等效电路原理图；

图6是缩放系数g1等于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器在积分相时的交流等效电路原理图；

图7是缩放系数g1大于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器电路原理图；

图8是缩放系数g1大于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器在采样相时的交流等效电路原理图；

图9是缩放系数g1大于反馈系数g1p的情况时，本发明的电容共享结构的sigma-delta调制器在积分相时的交流等效电路原理图；

图10是本发明的电容共享结构的sigma-delta调制器的两相非交叠时钟示意图。

具体实施方式

现结合附图对本发明作进一步的描述。

如图1所示，本发明提出了一种电容共享结构的sigma-delta调制器，该调制器为离散时间型的sigma-delta调制器，通过电容共享结构的开关电容电路，降低了位于sigma-delta调制器的输入端的开关电容电路中的开关电容热噪声，同时减小了sigma-delta调制器所需要的电容面积。其包括

顺序连接的信号输入端、开关电容电路、减法器、积分器和一位量化器以及数模转换器；一位量化器的输出端与数模转换器的输入端连接，数模转换器的输出端与减法器的反向输入端连接；

所述信号输入端用于模拟信号输入至开关电容电路；

所述开关电容电路，用于判断采样电容与反馈电容之间的大小关系，根据判断结果，确定最终的采样电容和反馈电容；并在时域上被离散化，获得离散化后的输入信号和反馈信号；

所述积分器，用于将离散化后的输入信号进行积分处理，获得处理后的输入信号；还用于将离散化后的反馈信号进行积分处理，获得处理后的反馈信号；

所述一位量化器，用于将处理后的输入信号进行量化处理，将经过量化的带有缩放系数的数字信号进行输出；还用于将处理后的反馈信号进行量化处理，将经过量化的反馈的数字信号输出至数模转换器；

所述数模转换器，用于将反馈的数字信号转换为带有反馈系数的模拟信号，转换后的带有反馈系数的模拟信号反馈回减法器的反向输入端；

所述减法器，用于对带有反馈系数的模拟信号与从信号输入端输入的模拟信号进行相减处理，将处理后的模拟信号作为模拟信号输入至开关电容电路。

其中，减法操作遵循的理论原理是电荷守恒，在采样相和积分相两个状态，采样电容、反馈电容、积分电容三者的电荷之和是相等的，通过减法器的减法操作，输入端的模拟信号与反馈信号相减，当量化器输出是高电平时，减法器操作使得积分器的输出电压减少g1p×(vrp-vrn)，当量化器输出是低电平时，减法器操作使得积分器的输出电压增加g1p×(vrp-vrn)，其中vrp是正参考电压，vrn是负参考电压。其中，本发明中的输入信号端是差分输入方式，输入信号共模电平为电源电压的中点vcm，因此有最大的差分输入范围。

将模拟信号输入至输入信号端，经过开关电容电路，，完成该模拟信号在时间上的离散化，获得离散化后的输入信号和反馈信号，离散化后的输入信号顺序输入至积分器、一位量化器，并从一位量化器输出经过量化的带有缩放系数的数字信号，再经过外界的数字滤波器输出滤波后的数字信号；离散化后的反馈信号顺序输入至积分器、一位量化器，并从一位量化器输出反馈的数字信号，并通过数模转换器将反馈的数字信号转换为带有反馈系数的模拟信号，转换后的带有反馈系数的模拟信号反馈回减法器的反向输入端。其中，缩放系数和反馈系数分别是两对电容器的电容比值，电压施加在电容器上，实现电荷分配，带延迟的积分器由电容闭环负反馈的模拟运算放大器来实现，一位量化器由动态锁存比较器实现，量化器输出的结果经过一位电压型数模转换器将结果反馈回减法器的反向输入端。

实施例1、

在本实施例中，在开关电容电路中，采样电容小于反馈电容，即缩放系数g1小于反馈系数g1p；所述开关电容电路涉及的开关包括：q1～q42；开关q1～q42涉及的控制信号包括：n11、p11、c1、c2d、c1d；开关电容电路涉及的电容有：第一个反馈电容cs1和第一个采样电容cs2；

如图1所示，所述开关电容电路包括：第一开关q1、第二开关q2、第三开关q3、第四开关q4、第五开关q5、第六开关q6、第七开关q7、第九开关q9、第十开关q10、第十一开关q11、第十二开关q12、第十三开关q13、第十四开关q14、第十五开关q15、第一个反馈电容cs1和第一个采样电容cs2；其中，cs2<cs1；

具体的电路连接方式为：输入信号正端vip连接到第一开关q1，第一开关q1的另两个选择端分别对应地连接第二开关q2和第一个采样电容cs2；第二开关q2的另三个选择端分别对应地连接第四开关q4、第五开关q5和第三开关q3；第三开关q3的另两个选择端分别对应地连接第六开关q6和第一个反馈电容cs1；第一个反馈电容cs1的另一端和第一个采样电容cs2的另一端连接，且二者的另一端均与第七开关q7的一个选择端连接；

输入信号负端vin连接到第九开关q9，第九开关q9的另两个选择端分别对应地连接第十开关q10和第一个采样电容cs2；第十开关q10的另三个选择端分别对应地连接第十二q12、第十三开关q13和第十一开关q11；第十一开关q11的另两个选择端分别对应地连接第十四开关q14和第一个反馈电容cs1；第一个反馈电容cs1的另一端和第一个采样电容cs2的另一端连接，且二者的另一端均与第十五开关q15的一个选择端连接。

如图2所示，所述sigma-delta调制器在采样相时，受时钟c1和c1d控制的第六开关q6、第七开关q7、第十四开关q14、第十五开关q15、第一开关q1、第九开关q9全部导通，受时钟c2和c2d控制的第二开关q2、第三开关q3、第十开关q10、第十一开关q11、第八开关q8、第十六开关q16全部关断；

如图3所示，所述sigma-delta调制器在积分相时，受时钟c2和c2d控制的第二开关q2、第三开关q3、第十开关q10、第十一开关q11、第八开关q8、第十六开关q16全部导通，受时钟c1和c1d控制的第六开关q6、第七开关q7、第十四开关q14、第十五开关q15、第一开关q1、第九开关q9全部关断；

其中，缩放系数反馈系数

其中，ci1为第一个积分电容；cs1为第一个反馈电容；cs2为第一个采样电容。

其中，所述缩放系数等于采样电容与积分电容的比值，具体地，缩放系数为对输入信号的幅值进行缩放；

所述反馈系数等于反馈电容与积分电容的比值，具体地，所述反馈系数为对带有反馈系数的信号进行缩放。

所述第一开关q1、第二开关q2、第三开关q3、第四开关q4、第五开关q5、第六开关q6、第七开关q7、第九开关、q9、第十开关q10、第十一开关q11、第十二开关q12、第十三开关q13、第十四开关q14、第十五开关q15均为cmos互补开关，且均由两相非交叠时钟控制sigma-delta调制器的采样相和积分相，具有较小的导通电阻非线性；具体地，sigma-delta调制器的时序是两相非交叠时钟，每对时钟在高电平相位时不交叠，两对时钟里面，其中一对时钟是通过另一对时钟的延时得到的。单个的开关电容电路具体包括：工作在线性区和截止区的cmos互补开关，以及在开关通路上的电容；其中，cmos互补开关是用于控制该开关是否导通的电平信号。

作为上述技术方案的改进之一，所述积分器包括：第八开关q8、第十六开关q16、运算放大器和第一积分电容；

具体的电路连接方式为：第八开关q8的一个选择端与第七开关q7的另一个选择端连接，第八开关q8的另两个选择端分别对应地连接第一个积分电容ci1和运算放大器；第一个积分电容的另一个选择端与远算放大器的另一个选择端连接，并连接一位量化器的正向输入端；

第十六开关q16的一个选择端与第十五开关q15的另一个选择端连接，第十六开关q16的另两个选择端分别对应地连接第一个积分电容ci1和运算放大器；第一个积分电容的另一个选择端与远算放大器的另一个选择端连接，并连接一位量化器的反向输入端。

其中，运算放大器是全差分输入输出结构，输入共模电平由输入端稳定在vcmi，输出共模电平通过共模反馈电路稳定在电源电压的中点vcm，因此有最大的差分输出范围。运算放大器的直流增益、带宽、摆率和输出摆幅等越大，实际电路的特性越接近理想的线性模型，否则，这些非线性因素会降低sigma-delta调制器性能。调制器中的开关和电容组成的时间常数应尽可能地小，或者两相非交叠时钟不能太高，避免建立时间不足产生建立误差。

所述一位量化器包括三级级联的输入预放大级、正反馈跟踪级和锁存输出级；在采样相时，完成输入预防大和正反馈跟踪，在积分相时，完成锁存输出。其中，在其他具体实施例中，一位量化器可以替换为多位的量化器，能增加系统的稳定性，不过同时也会增加电路的复杂度和功耗等开销。

所述数模转换器为电压类型数模转换器，数字输入是电压信号，模拟输出也是电压信号。

所述第一个采样电容cs2、第一个反馈电容cs1、第一个积分电容ci1均是由若干多晶硅-绝缘层-多晶硅三层式结构的单位电容组成；所述单位电容彼此之间需要做质心对称匹配，以减小在制作采样电容、反馈电容或积分电容过程中的失配。

实施例2、

在本实施例中，在开关电容电路中，采样电容等于反馈电容，即缩放系数g1等于反馈系数g1p；所述开关电容电路涉及的开关包括：q17～q28；开关q17～q28涉及的控制信号包括：n11、p11、c1、c2d、c1d；开关电容电路涉及的电容有：第二个采样电容cs3；

如图4所示，所述开关电容电路包括：第十七开关q17、第十八开关q18、第十九开关q19、第二十开关q20、第二十一开关q21、第二十三开关q23、第二十四开关q24、第二十五开关q25、第二十六开关q26、第二十七开关q27和第二个采样电容cs3；其中，第二个反馈电容和第二个采样电容相等，二者均为cs3；

具体的电路连接方式为：输入信号正端vip连接到第十七开关q17，第十七开关q17的另两个选择端分别对应地连接第十八开关q18和第二个采样电容cs3；第十八开关q18的另两个选择端分别对应地连接第十九开关q19和第二十开关q20；第二个采样电容cs3的另一端与第二十一开关q21的一个选择端连接；

输入信号负端vin连接到第二十三开关q23，第二十三开关q23的另两个选择端分别对应地连接第二十四开关q24和第二个采样电容cs3；第二十四开关q24的另两个选择端分别对应地连接第二十五开关q25和第二十六开关q26；第二个采样电容cs3的另一端与第二十七开关q27的一个选择端连接；

如图5所示，所述sigma-delta调制器在采样相时，受时钟c1和c1d控制的第二十一开关q21、第二十七开关q27、第十七开关q17、第二十三开关q23全部导通，受时钟c2和c2d控制的第二十二开关q22、第二十八开关q28、第十八开关q18、第二十四开关q24全部关断；

如图6所示，所述sigma-delta调制器在积分相时，受时钟c2和c2d控制的第二十二开关q22、第二十八开关q28、第十八开关q18、第二十四开关q24全部导通，受时钟c1和c1d控制的第二十一开关q21、第二十七开关q27、第十七开关q17、第二十三开关q23全部关断；

其中，缩放系数反馈系数g1＝g1p；

其中，ci2为第二个积分电容。

其中，所述缩放系数等于采样电容与积分电容的比值，具体地，缩放系数为对输入信号的幅值进行缩放；

所述反馈系数等于反馈电容与积分电容的比值，具体地，所述反馈系数为对带有反馈系数的信号进行缩放。

作为上述技术方案的改进之一，所述第十七开关q17、第十八开关q18、第十九开关q19、第二十开关q20、第二十一开关q21、第二十三开关q23、第二十四开关q24、第二十五开关q25、第二十六开关q26、第二十七开关q27、第二十二开关q22、第二十八开关q28均为cmos互补开关，且均由两相非交叠时钟控制sigma-delta调制器的采样相和积分相，具有较小的导通电阻非线性；具体地，sigma-delta调制器的时序是两相非交叠时钟，每对时钟在高电平相位时不交叠，两对时钟里面，其中一对时钟是通过另一对时钟的延时得到的。单个的开关电容电路具体包括：工作在线性区和截止区的cmos互补开关，以及在开关通路上的电容；其中，cmos互补开关是用于控制该开关是否导通的电平信号。

作为上述技术方案的改进之一，所述积分器包括：第二十二开关q22、第二十八开关q28、运算放大器和第二个积分电容；

具体的电路连接方式为：第二十二开关q22的一个选择端与第二十一开关q21的另一个选择端连接，第二十二开关q22的另两个选择端分别对应地连接第二个积分电容ci2和运算放大器；第二个积分电容的另一个选择端与远算放大器的另一个选择端连接，并连接一位量化器的正向输入端；

第二十八开关q28的一个选择端与第二十七开关q27的另一个选择端连接，第二十八开关q28的另两个选择端分别对应地连接第二个积分电容ci2和运算放大器；第二个积分电容的另一个选择端与远算放大器的另一个选择端连接，并连接一位量化器的反向输入端。

其中，运算放大器是全差分输入输出结构，输入共模电平由输入端稳定在vcmi，输出共模电平通过共模反馈电路稳定在电源电压的中点vcm，因此有最大的差分输出范围。运算放大器的直流增益、带宽、摆率和输出摆幅等越大，实际电路的特性越接近理想的线性模型，否则，这些非线性因素会降低sigma-delta调制器性能。调制器中的开关和电容组成的时间常数应尽可能地小，或者两相非交叠时钟不能太高，避免建立时间不足产生建立误差。

作为上述技术方案的改进之一，所述一位量化器包括三级级联的输入预放大级、正反馈跟踪级和锁存输出级；在采样相时，完成输入预防大和正反馈跟踪，在积分相时，完成锁存输出。其中，在其他具体实施例中，一位量化器可以替换为多位的量化器，能增加系统的稳定性，不过同时也会增加电路的复杂度和功耗等开销。

作为上述技术方案的改进之一，所述数模转换器为电压类型数模转换器，数字输入是电压信号，模拟输出也是电压信号。

作为上述技术方案的改进之一，所述第一个采样电容cs3、第一个反馈电容cs3、第一个积分电容ci2均是由若干多晶硅-绝缘层-多晶硅三层式结构的单位电容组成；所述单位电容彼此之间需要做质心对称匹配，以减小在制作采样电容、反馈电容或积分电容过程中的失配。

实施例3、

在本实施例中，在开关电容电路中，采样电容大于反馈电容，即缩放系数g1大于反馈系数g1p；所述开关电容电路涉及的开关包括：q29～q42；开关q29～q42涉及的控制信号包括：n11、p11、c1、c2d、c1d；开关电容电路涉及的电容有：第三个采样电容cs4和第三个反馈电容cs5；

如图7所示，所述开关电容电路包括：第二十九开关q29、第三十开关q30、第三十一开关q31、第三十二开关q32、第三十三开关q33、第三十四开关q34、第三十六开关q36、第三十七开关q37、第三十八开关q38、第三十九开关q39、第四十开关q40、第四十一开关q41、第三个采样电容cs4和第三个反馈电容cs5；其中，第三个采样电容cs4>第三个反馈电容cs5，即cs4>cs5；

具体的电路连接方式为：输入信号正端vip分别连接到第二十九开关q29和第三十二开关q32，第二十九开关q29的另三个选择端分别连接第三十开关q30、第三十一开关q31和第三个反馈电容；第三十二开关q32的另两个选择端分别连接第三十三开关q33和第三个采样电容cs4；第三反馈电容cs5的另一端和第三采样电容cs4的另一端连接，且二者的另一端均与第三十四开关q34的一个选择端连接；

输入信号负端vin分别连接到第三十六开关q36和第三十九开关q39，第三十六开关q36的另三个选择端分别连接第三十七开关q37、第三十八开关q38和第三个反馈电容；第三十九开关q39的另两个选择端分别连接第四十开关q40和第三个采样电容cs4；第三反馈电容cs5的另一端和第三采样电容cs4的另一端连接，且二者的另一端均与第四十一开关q41的一个选择端连接；

如图8所示，所述sigma-delta调制器在采样相时，受时钟c1和c1d控制的第三十四开关q34、第四十一开关q41、第二十九开关q29、第三十六开关q36全部导通，受时钟c2控制的第三十三开关q33、第三十五开关q35、第四十开关q40、第四十二开关q42全部关断；

如图9所示，所述sigma-delta调制器在积分相时，受时钟c2和c2d控制的第三十三开关q33、第三十五开关q35、第四十开关q40、第四十二开关q42全部导通，受时钟c1和c1d控制的第三十四开关q34、第四十一开关q41、第二十九开关q29、第三十六开关q36全部关断；

其中，缩放系数反馈系数g1>g1p；

其中，ci3为第三个积分电容。

其中，所述缩放系数等于采样电容与积分电容的比值，具体地，缩放系数为对输入信号的幅值进行缩放；

所述反馈系数等于反馈电容与积分电容的比值，具体地，所述反馈系数为对带有反馈系数的信号进行缩放。

作为上述技术方案的改进之一，所述第二十九开关q29、第三十开关q30、第三十一开关q31、第三十二开关q32、第三十三开关q33、第三十四开关q34、第三十六开关q36、第三十七开关q37、第三十八开关q38、第三十九开关q39、第四十开关q40、第四十一开关q41、第三十五开关q35和第四十二开关q42均为cmos互补开关，且均由两相非交叠时钟控制sigma-delta调制器的采样相和积分相，具有较小的导通电阻非线性；具体地，sigma-delta调制器的时序是两相非交叠时钟，每对时钟在高电平相位时不交叠，两对时钟里面，其中一对时钟是通过另一对时钟的延时得到的。单个的开关电容电路具体包括：工作在线性区和截止区的cmos互补开关，以及在开关通路上的电容；其中，cmos互补开关是用于控制该开关是否导通的电平信号。

作为上述技术方案的改进之一，所述积分器包括：第三十五开关q35、第四十二开关q42、运算放大器和第三个积分电容；

具体的电路连接方式为：第三十五开关q35的一个选择端与第三十四开关q34的另一个选择端连接，第三十五开关q35的另两个选择端分别对应地连接第三积分电容ci3和运算放大器；第三积分电容的另一个选择端与远算放大器的另一个选择端连接，并连接一位量化器的正向输入端；

第四十二开关q42的一个选择端与第四十一开关q41的另一个选择端连接，第四十二开关q42的另两个选择端分别对应地连接第三积分电容ci3和运算放大器；第三积分电容的另一个选择端与远算放大器的另一个选择端连接，并连接一位量化器的反向输入端。

其中，运算放大器是全差分输入输出结构，输入共模电平由输入端稳定在vcmi，输出共模电平通过共模反馈电路稳定在电源电压的中点vcm，因此有最大的差分输出范围。运算放大器的直流增益、带宽、摆率和输出摆幅等越大，实际电路的特性越接近理想的线性模型，否则，这些非线性因素会降低sigma-delta调制器性能。调制器中的开关和电容组成的时间常数应尽可能地小，或者两相非交叠时钟不能太高，避免建立时间不足产生建立误差。

所述一位量化器包括三级级联的输入预放大级、正反馈跟踪级和锁存输出级；在采样相时，完成输入预防大和正反馈跟踪，在积分相时，完成锁存输出。其中，在其他具体实施例中，一位量化器可以替换为多位的量化器，能增加系统的稳定性，不过同时也会增加电路的复杂度和功耗等开销。

所述数模转换器为电压类型数模转换器，数字输入是电压信号，模拟输出也是电压信号。

所述第一个采样电容cs4、第一个反馈电容cs5、第一个积分电容ci3均是由若干多晶硅-绝缘层-多晶硅三层式结构的单位电容组成；所述单位电容彼此之间需要做质心对称匹配，以减小在制作采样电容、反馈电容或积分电容过程中的失配。

如图10所示，为电容共享结构的sigma-delta调制器的两相非交叠时钟示意图；控制该sigma-delta调制器的时序是两对两相非交叠时钟：c1和c2是一对，c1d和c2d是一对。

每对时钟的两个信号在高电平相位时不交叠，即不同时为高电平。

两对时钟里面，其中一对时钟是通过另一对时钟的延时得到的，即c1d是c1的延时，c2d是c2的延时。

c1和c1d有相同的占空比，c2和c2d有相同的占空比，且这四个信号的占空比大小值相近。

两相非交叠时钟控制调制器中的开关的开启和关断，调控采样相和积分相两个状态时序。

在其他具体实施例中，所述开关电容电路的共享电容结构也可应用在更高阶单环或级联架构的sigma-delta调制器中。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。