，其余时间段内为低电平，第i片ADC芯片采用第i路采样信号作为采样时钟。例如，当η = 2时，如图15所示，混合器产生两路周期为2Τ的采样信号，在理论情况下，在每个周期2Τ内，第I路采样信号的电平在第I个时长为T的时间段内与采样时钟产生电路(η+1)*100的输出信号(混合器(η+2)*100的输入信号)相同，其余时间段内为低电平，第2路采样时钟信号的电平在第2个时长为T的时间段内与采样时钟产生电路(η+1)*100的输出信号(混合器(η+2)*100的输入信号)相同，其余时间段内为低电平。
[0129]可以理解地，在实际应用中，由于混合器(η+2)*100中各个器件的特性不能达到理论特性，导致混合器(n+2) *100产生的η路信号的采样点与采样时钟产生电路(n+1) *100的输出信号的采样点之间存在时序偏差，只要对采样时钟产生电路(n+l)*100的输出信号的采样点时序偏差进行适当调整，就可以抵消混合器(n+2)*100中与由于器件特性而产生的采样点时序偏差，使得混合器(n+2)*100的产生η路周期为n*T且同频不同相的采样信号，η路采样信号的采样点与脉冲信号的采样点相同，如图15所示。
[0130]本发明实施例通过阻值可变电路、非门类电路和电容形成RC电路，当脉冲信号从低电平变为高电平时，电容通过该RC电路放电，使得阻值可变电路、非门类电路和电容组成的采样时钟产生电路的输出信号的电平由于放电作用，没有随脉冲信号的电平变化立即从高电平变为低电平，而是保持为高电平一段时间后再变为低电平。若利用保持为高电平的时长导致的采样点时序偏移抵消逻辑电路或其它电路将采样时钟产生电路的输出信号分为η路所产生的采样点时序偏差，即可对采样点时序偏差进行调整。由于保持为高电平的时长与阻值可变电路的阻值大小有关，按照保持为高电平的时长与阻值可变电路的电阻之间的关系式，即使阻值可变电路的阻值大小的调整精度只达到一般水平，高电平的时长的调整精度也较高，对采样点时序偏差的调整精度可以达到百飞秒级，从而对采样点时序偏差进行有效校正，避免模数转换后的信号中出现谐波，提升SFDR，提高了 ADC的转换精度。
[0131]上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
[0132]本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
[0133]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种采样时钟产生电路，其特征在于，所述采样时钟产生电路包括阻值可变电路、非门类电路、以及电容，所述非门类电路包括输入端、输出端、电源端和接地端，所述非门类电路的输入端接收周期为T的脉冲信号，所述非门类电路的输出端与所述电容的一端连接，所述电容的另一端接地，所述非门类电路的电源端接电源，所述非门类电路的接地端与所述阻值可变电路的一端连接，所述阻值可变电路的另一端接地； 所述非门类电路，用于当所述脉冲信号为高电平时，输出低电平；当所述脉冲信号为低电平时，输出高电平； 所述阻值可变电路，用于阻值每隔时长T变化一次，所述阻值的变化以n*T为周期，每个周期内各次变化后的所述阻值各不相同，η多2且η为整数。
2.根据权利要求1所述的采样时钟产生电路，其特征在于，所述阻值可变电路包括场效应管QllOl和η个第一选通开关Κ1102_Κ(1101+η)，每个所述第一选通开关均包括输入端、输出端和控制端，所述场效应管QllOl的漏极与所述非门类电路的接地端连接，所述场效应管QllOl的源极接地，所述场效应管QllOl的栅极分别与各个所述第一选通开关的输出端连接，各个所述第一选通开关的输入端分别接收一个电压值恒定的信号，且各个所述第一选通开关的输入端接收的信号的电压值各不相同，各个所述第一选通开关的控制端分别接收一个周期为η*Τ的信号，在每个周期η*Τ内，所述周期为η*Τ的信号只在一个时长为T的时间段内为第一电平，其余时间段内均为第二电平，且各个所述选通开关的控制端接收的信号为所述第一电平的时间段不重合； 其中，当所述第一选通开关的控制端接收的信号为所述第一电平时，所述第一选通开关的输入端与所述第一选通开关的输出端连通；当所述第一选通开关的控制端接收的信号为所述第二电平时，所述第一选通开关的输入端与所述第一选通开关的输出端断开。
3.根据权利要求2所述的采样时钟产生电路，其特征在于，所述场效应管QllOl为结型场效应晶体管JFET、增强型金属-氧化物半导体场效应晶体管MOSFET、或者耗尽型MOSFET。
4.根据权利要求2所述的采样时钟产生电路，其特征在于，所述阻值可变电路还包括场效应管Q(1102+n)，所述场效应管Q(1102+n)的栅极接电源，所述场效应管Q(1102+n)的漏极与所述场效应管QllOl的漏极连接，所述场效应管Q(1102+n)的源极与所述场效应管QllOl的源极连接； 其中，所述场效应管Q(1102+n)和所述场效应管QllOl均为P沟道场效应管，或者，所述场效应管Q(1102+n)和所述场效应管QllOl均为N沟道场效应管。
5.根据权利要求4所述的采样时钟产生电路，其特征在于，所述场效应管Q(1102+n)为JFET、增强型MOSFET或者耗尽型MOSFET。
6.根据权利要求2所述的采样时钟产生电路，其特征在于，所述阻值可变电路还包括电阻R(1103+n)，所述电阻R(1103+n)的一端与所述场效应管QllOl的漏极连接，所述电阻(1103+n)的另一端与所述场效应管QllOl的源极连接。
7.根据权利要求2所述的采样时钟产生电路，其特征在于，所述采样时钟产生电路还包括与所述第一选通开关K1102-K(1101+n) —一对应的电平调整电路，各个所述电平调整电路与各自对应的所述第一选通开关的输入端连接； 各个所述电平调整电路，用于为各自对应的所述第一选通开关的输入端提供一个电压值恒定且可调的信号，且各个所述电平调整电路提供的信号的电压值各不相同。
8.根据权利要求7所述的采样时钟产生电路，其特征在于，各个所述电平调整电路均包括m个电阻R41-R(40+m)、m+1个第二选通开关K (41+m)-K (41+2*m)、以及寄存器IR，m多2且m为整数，每个所述第二选通开关均包括输入端、输出端和控制端，m个所述电阻R41-R(41+m)串联在电源与地之间，每个串联的接点与一个所述第二选通开关的输入端连接，且各个所述串联的接点所连接的所述第二选通开关的输入端各不相同，各个所述第二选通开关的输出端分别与所述电平调整电路对应的所述第一选通开关的输入端连接，各个所述第二选通开关的控制端分别与所述寄存器IR连接。
9.根据权利要求1所述的采样时钟产生电路，其特征在于，所述非门类电路为反相器、与非门电路或者或非门电路。
10.根据权利要求9所述的采样时钟产生电路，其特征在于，所述反相器包括场效应管Q211和场效应管Q212，所述场效应管Q211的栅极与所述场效应管Q212的栅极均为所述非门类电路的输入端，所述场效应管Q211的漏极和所述场效应管Q212的漏极均为所述非门类电路的输出端，所述场效应管Q211的源极为所述非门类电路的电源端，所述场效应管Q212的源极为所述非门类电路的接地端； 其中，所述场效应管Q211为P沟道增强型金属-氧化物半导体场效应晶体管MOSFET，且所述场效应管Q212为N沟道MOSFET ;或者，所述场效应管Q211为N沟道M0SFET，且所述场效应管Q212为P沟道MOSFET。
11.根据权利要求ι-?ο任一项所述的采样时钟产生电路，其特征在于，所述脉冲信号的电平与所述阻值可变电路的阻值非同时变化。
12.—种模数转换器ADC，所述ADC包括η片ADC芯片，其特征在于，所述ADC还包括采样时钟产生电路和混合器，所述采样时钟产生电路与所述混合器连接，所述混合器分别与所述η片ADC芯片连接； 所述采样时钟产生电路包括阻值可变电路、非门类电路、以及电容，所述非门类电路包括输入端、输出端、电源端和接地端，所述非门类电路的输入端接收周期为T的脉冲信号，所述非门类电路的输出端与所述电容的一端连接，所述电容的另一端接地，所述非门类电路的电源端接电源，所述非门类电路的接地端与所述阻值可变电路的一端连接，所述阻值可变电路的另一端接地； 所述非门类电路，用于当所述脉冲信号为高电平时，输出低电平；当所述脉冲信号为低电平时，输出高电平； 所述阻值可变电路，用于阻值每隔时长T变化一次，所述阻值的变化以η*Τ为周期，每个周期内各次变化后的所述阻值各不相同，η多2且η为整数； 所述混合器，用于产生η路周期为η*Τ的采样信号，在每个周期η*Τ内，第i路采样信号的电平在第(1-1)个时长为T的时间段内与所述采样时钟产生电路的输出信号相同，其余时间段内为低电平，第i片ADC芯片采用第i路采样信号作为采样时钟。
【专利摘要】本发明公开了一种采样时钟产生电路及模数转换器，属于数字信号处理领域。所述采样时钟产生电路包括阻值可变电路、非门类电路、以及电容，非门类电路的输入端接收周期为T的脉冲信号，非门类电路的输出端与电容的一端连接，电容的另一端接地，非门类电路的电源端接电源，非门类电路的接地端与阻值可变电路的一端连接，阻值可变电路的另一端接地；非门类电路，用于当脉冲信号为高电平时，输出低电平；当脉冲信号为低电平时，输出高电平；阻值可变电路，用于阻值每隔时长T变化一次，阻值的变化以n*T为周期，每个周期内各次变化后的阻值各不相同，n≥2且n为整数。本发明提高了ADC的转换精度。
【IPC分类】H03M1-10
【公开号】CN104702281
【申请号】CN201510105575
【发明人】杨金达, 周立人
【申请人】华为技术有限公司
【公开日】2015年6月10日
【申请日】2015年3月11日