的栅极连接电源V孤，轨到轨运放电路OP2的正输入端接NMOS 管M0的漏级；
[002引 充放电电路3设有充电开关PMOS管M15和放电开关NMOS管M4、PM0S管Ml1、NMOS 管M8、M2组成的充放电电流源W及用W改善动态特性的PMOS管M13和NMOS管M6,充电开 关管M15栅极连接充电信号UP，M14源极接电源VDD，M11作为充电电流源，Mil的源极与开 关管M15的漏极连接，Mil的漏极作为电荷累输出端，与锁相环中环路滤波器输入端连接， Mil的漏极同时与M8的漏极连接，M8的源极与放电开关管M4的漏极连接，M4的栅极连接 放电信号DW，M4的源极接M2的漏极，M2的栅极接电源V孤，M2的源极接地，M13的源极和 漏极连接到一起接开关管M15的漏极，M13的栅极接充电信号UP的反向信号玩i，M6的源极 和漏极连接到一起接开关管M4的漏极M6的栅极接放电信号DW的反向信号己馬。
[0023] 复制电路2是充放电电路结构的复制，设有与充电开关管M15相对应的M14、与充 电电流源Mil相对应的M10、与放电电流源M8对应的M7、与M2对应的MlW及与放电开关 管M4相对应的M3、用W改善动态特性的与M13对应的M12,与M6对应的M5。相对应的晶体 管尺寸对应相等，M14的栅极接地，M3栅极接电源V孤，M12的栅极接电源V孤，M5的栅极接 地，其他连接关系是充放电电路的完全复制。
[0024] 轨到轨运放电路OPl的负输入端连接电荷累的输出端即充放电电路中MOS管M8 的漏极，0P1的正输入端连接复制电路中M0S管M7的漏极，0P1的输出端与充放电电路M0S管Mil的栅极W及复制电路M0S管M10的栅极连接在一起。
[002引 RC补偿电路中的Re-端接0P1的正输入端另一端接电容C。的一端，电容C。的另 一端接0P1的输出端，另外两个用来改善动态特性的电容C1 一端接0P1的输出，另一端接 电源VDD、C2 -端接0P2的输出，一端接地。
[0026] 轨到轨运放0P1和Mil构成一个正反馈环路，轨到轨运放0P1和M10构成一个负反 馈环路，电阻Re及电容Ce对负反馈环路进行密勒补偿，增加环路的稳定性，防止运放震荡。 轨到轨运放电路0P1和0P2为完全相同的已知电路，可参考文献"刘华珠，黄海云，宋瑞.低 功耗轨至轨CMOS运算放大器设计.集成电路设计与应用，2011. 6, 36化）"中所示的电路结 构。
[0027] 图3为0P1、0P2的具体电路，实际应用中可W利用M0S管来代替图3中的电流源 1。。、1。。，其中，乂1^。、乂《、乂62、乂63、乂64为固定偏置，乂-为运放电路〇口1、〇口2的负输入端，乂+为运 放电路0P1、0P2的正输入端，Vwt为运放电路0P1、0P2的输出端，PM0S管M43、M44的尺寸 比例为1:3,NM0S管M45、M46的尺寸比例为1:3。
[002引参照图2,电荷累电路中，线性区电流镜1中的M0工作在线性区，通过运放0P2的 错位作用使M0的漏极电位与复制电路2中Ml的漏极电位相同，由于M0、M1的栅极接电源 电压VDD，源极接地，该样就可W把电流镜电路中的参考电流源按比例精确复制到复制电路 2中。由于M0、M1尺寸较大且栅极接V孤，很小的漏极电压即可使复制电路中的电流达到设 计要求值（本次设计电荷累（C巧的充放电电流为100uA)。传统电荷累中电流镜的M0S管 工作在饱和区，输出电压达到一定值时M0S管才进入饱和区，从而使输出电压的可用范围 受到限制，而本次发明解决了该个问题。由于运放0P1的错位作用使Vx=VY，同时M10和 Mil的栅压相同，所WIup= 12,M7和M8的栅压相同，所WU=I1。此外因为运放的输入 端没有电流流入，所Wli= 12。根据上述分析，可W推出Iup=Id，，即CP的充放电流匹配。 0P2可W使复制电路的输出阻抗倍增，进一步保证了充放电电流的平坦度。
[0029] 如图4, 1胃为放电电流，IUP为充电电流，Vout为电荷累的输出电压。通过仿真 表明，与现有技术（a)相比，本发明所设计的电荷累电路化）在输出电压匹配范围为0~ 0. 95V(工作电压为IV，CP充放电流为100yA)，电流失配<0. 01 %，更重要的是，在0. 04V~ 0. 95V的极宽范围内保证充放电电流的基本稳定在100yA(变化小于1 % )，动态性能良好。 同时本设计的电荷累结构简单，易于集成，适合高性能要求的锁相环应用。
【主权项】
1. 一种电荷泵锁相环中的电荷泵电路，其特征在于：包括线性区电流镜、充放电电路、 复制电路、轨到轨运放电路0P1、RC补偿电路以及两个用于改善动态特性的电容C1及C2， 其中： 线性区电流镜包括参考电流源I,ef、NMOS管MO、M9以及轨到轨运放电路0P2,NMOS管M9的栅极和漏极互连并连接参考电流源IMf的输出端，参考电流源I的输入端连接电源 VDD，NMOS管M9的源极连接NMOS管M0的漏极，NMOS管M0的源极接地，NMOS管M0的栅极 连接电源VDD，轨到轨运放电路0P2的正输入端接NMOS管M0的漏级； 充放电电路包括充电开关PMOS管M15和放电开关NMOS管M4、PM0S管M11、NM0S管M8 与M2构成的充放电电流源以及用以改善动态特性的PM0S管M13和NMOS管M6 ;PM0S管M15 的栅极连接充电信号UP，PM0S管M15的源极接电源VDD，PM0S管M15的漏极与PM0S管M13 的源、漏极以及PM0S管Mil的源极连接在一起，PM0S管M13的栅极连接充电信号UP的反 向信号面，PM0S管Mil的漏极与NMOS管M8的漏极连接并作为电荷泵的输出端OUT连接 到锁相环中环路滤波器输入端；NMOS管M8的源极与NMOS管M6的漏、源极以及NMOS管M4 的漏极连接在一起，NMOS管M4的栅极连接放电信号DW，NMOS管M6的栅极连接放电信号DW 的反向信号百W,NMOS管M4的源极连接NMOS管M2的漏极，NMOS管M2的源极接地，NMOS 管M2的栅极连接电源VDD; 复制电路是充放电电路结构的复制，包括与充电开关PM0S管M15相对应的PM0S管M14、与充电电流源PM0S管Ml1相对应的PM0S管M10、与放电电流源NMOS管M8对应的NMOS 管M7,与NMOS管M2对应的NMOS管M1、与放电开关NMOS管M4对应的NMOS管M3、与PM0S 管M13对应的PM0S管M12以及与NMOS管M6对应的NMOS管M5,所有相对应的晶体管尺寸 对应相等；PM0S管M14的栅极接地，PM0S管M14的源极连接电源VDD，PM0S管M14的漏极 与PM0S管M12的源、漏极以及PM0S管M10的源极连接在一起，PM0S管M12的栅极连接电源 VDD，PM0S管M10的栅极连接充放电电路中PM0S管Mil的栅极，PM0S管M10的漏极与NMOS 管M7的漏极连接，NMOS管M7的栅极与充放电电路中NMOS管M8的栅极、线性区电流镜中轨 到轨运放电路0P2的输出端连接在一起并通过电容C2接地，NMOS管M7的源极与NMOS管 M5的漏、源极以及NMOS管M3的漏极连接在一起，NMOS管M5的栅极接地，NMOS管M3的栅 极连接电源VDD，NMOS管M3的源极连接NMOS管Ml的漏极以及线性区电流镜中轨到轨运放 电路0P2的负输入端，NMOS管Ml的源极接地，NMOS管Ml的栅极连接线性区电流镜中NMOS 管M0的栅极并连接电源VDD; 轨到轨运放电路0P1的负输入端连接充放电电路中NMOS管M8的漏极即电荷泵的输出 端OUT，轨到轨运放电路0P1的正输入端连接复制电路中NMOS管M7的漏极，轨到轨运放电 路0P1的输出端与充放电电路中PM0S管Mil的栅极以及复制电路中PM0S管M10的栅极连 接在一起并通过电容C1连接电源VDD; RC补偿电路包括电阻Rc和电容C电阻Rc的一端连接轨到轨运放电路0P1的正输入 端，电阻R。的另一端连接电容C。的一端，电容C。的另一端连接接轨到轨运放电路0P1的输 出端。
【专利摘要】一种电荷泵锁相环中的电荷泵电路，包括线性区电流镜、充放电电路、复制电路、轨到轨运放电路OP1、RC补偿电路以及两个用于改善动态特性的电容C1及C2。线性区电流镜中通过设置的轨运放电路OP2的共模负反馈作用，使得电流镜和复制电路的电流可以完全镜像，OP1的输入端跨接于充放电电路和复制电路之间，让充放电电路和复制电路的电流完全一致，使得电荷泵的充放电流匹配，电容C1、C2分别位于OP1及OP2的输出上，使运放的输出更稳定。该电荷泵电路工作在1V工作电压下，可实现在0～0.96V输出电压范围内充放电电流精确匹配，并在0.04V～0.95V输出电压范围内充放电电流有极高的平坦度。
【IPC分类】H03L7-08
【公开号】CN104811189
【申请号】CN201510247123
【发明人】李智群, 汪伟江, 陈熙, 王曾祺, 王欢, 黎飞, 王志功
【申请人】东南大学
【公开日】2015年7月29日
【申请日】2015年5月14日...