69]在信号丢失中，如果相应的使能信号保持高，工作的计数器不停地朝向等于量化的可编程的阈值的最大值步进。当计数值等于可编程阈值时可立即检测到丢失指示信号(丢失loss)。来自in_ck域的信号cntl_clr被mck采样以产生1比特计数器使能信号cntl_en。信号in_ck总是运行在in_ck的两个边沿。信号cnl_en被用作异步复位信号，且不关心D触发器的复位恢复时间。类似地，来自in_ck域的信号cnt2_clr被mck采样以产生1比特计数器使能信号cnt2_en。信号in_ck总是运行在in_ck的两个边沿。信号cnt2_en被用作异步复位信号，且不关心D触发器的复位恢复时间。
[0070]见图12的另一个例子。第一计数器CNT1计数，同时D触发器D1与D3处在工作状态。同时，第二计数器CNT2备用，同时D触发器D2和D4在复位状态。在第一计数器CNT1计数阶段，在时间a的‘in_ck’的下降沿引导‘cntl_clr’至高。在时间b当mck检测‘cntl_clr’的高,会通过在时间c拉低其计数器使能信号‘cntl_en’来复位第一计数器CNT1 (也是信号cntl)，并且在时间d拉高‘cnt2_en’启动第二计数器CNT2 (也是信号cnt2)。因为‘cntl_en’只在‘cntl_clr’在时间b被正确米样后产生，‘cntl_en’可在时间e安全复位D触发器D1与D3。‘cntl_clr’的高水平可能会狭窄但是总能达到保持时间的要求。在第二计数器CNT2计数1、2。。。直至m+2期间进行相同的处理，第二计数器CNT2被复位且第一计数器CNT1通过in_ck的上升沿开始计数。(时间点A至E)
[0071]利用本发明的实施例，无需等待几个周期以获得平均值，时钟丢失错误可被立即检测出以防止使用该时钟的系统崩溃。在实施例中，输入时钟丢失错误可在计数超过阈值时立即被检测出。
[0072]在一些实施例中，监控时钟频率不必非常高且仅等于最小阈值。这里的最小阈值表示mck为保证该丢失检测电路可工作的最低频率。最小阈值可等于D1至D4(in_ck)的CLK端的频率或者被分频器分频的in_ck。基于不同的监控时钟频率和输入时钟频率，阈值可尽可能地长或甚至与单个监控时钟周期一样小。
[0073]在一些实施例中，完全数字同步电路使得可以轻松地对阈值编程。
[0074]在一些实施例中，可不需要为同步电路采样而对输入时钟的占空比的要求，因为电路直接使用输入时钟边沿触发，而不是电平触发。
[0075]进一步地，由于两比较器无缝工作，如果一个停止计数，另一个立即重新开始计数，可保持无缝检测。
[0076]因果控制系统使得两个时钟域(in_clk域和mck域)之间的通信变得简单和安全，因为根据实施例的因果控制系统不需在不同的域之间交换握手信号。
[0077]采用如实施例图4所示的分频器，实施例也可在输入时钟信号频率快于或等于监控时钟信号的频率的情形下工作。
[0078]虽然本发明与引用的特定示例实施例一起被描述，但是本发明并不仅限于于此描述的实施例，而是可以用在后附的权利要求的精神和范围内以修改或者变更的形式被实施。相应的，说明书和附图应被视为说明的意思而非限制的意思。
[0079]由上所述，应当注意到本发明特定的实施例在这里以示例为目的被描述，但是在不背离本发明范围的情况下可以做不同的修改。相应地，本发明除了后附的权利要求，并不被限制。
[0080]本领域技术人员在实施本发明时可以通过对于附图、公开的内容和权利要求的研究，了解并进行对于公开的实施例的其他改变。在权利要求中，词语“包括”并不排除其他组件或步骤，并且不定冠词“一个”并不排除多个。即使特定的特征记载在不同的从属权利要求中，本发明也涉及具有所有这些特征的实施例。任何在权利要求中的附图标记不应当被解释为限制范围。
[0081 ] 不同实施例的特征和方面可以被整合到另外的实施例中，并且本文件所示的实施例可以被实施为不具有示例或者描述的所有特征或者方面。本领域技术人员应理解，虽然本系统和方法的特定的示例和实施例为了示例目的而被描述，在不背离本发明的精神和范围的情况下可以做出不同的修改。此外，一个实施例的特征可以被包含到另一个实施例中，即使这些特征并未在本文件中的一个单一的实施例中被一起描述。相应地，本发明被所附的权利要求所描述。
【主权项】
1.一种装置，包括: 第一计数器和第二计数器，其中所述第一计数器和所述第二计数器被配置为交替地对监控时钟信号的周期个数进行计数； 控制单元，被配置为基于输入时钟产生分别启动或禁用所述第一计数器和所述第二计数器的第一计数器使能信号和第二计数器使能信号，其中所述第一计数器使能信号和所述第二计数器使能信号相反；以及 比较单元，连接至所述第一计数器和所述第二计数器，且被配置为如果被所述第一计数器和所述第二计数器之一计数的所述监控时钟信号的周期个数超过预设阈值时，检测出所述输入时钟的丢失错误。2.如权利要求1所述的装置，进一步包括第一D触发器和第二 D触发器，其中所述第一 D触发器和所述第二 D触发器的时钟端都被配置为接收所述输入时钟，且所述控制单元的输出端连接至所述第二 D触发器的清零端，且所述控制单元的所述输出端通过第一反相器进一步连接至所述第一 D触发器的清零端。3.如权利要求2所述的装置，进一步包括第三D触发器、第四D触发器、第一或门、第二或门和第二反相器，其中 所述第一 D触发器和所述第三触发器的Q端都连接至所述第一或门的输入端，所述第一或门的输出端连接至所述控制单元； 所述第二 D触发器和所述第四D触发器的Q端都连接至所述第二或门的输入端，所述第二或门的输出端连接至所述控制单元； 所述第三D触发器和所述第四D触发器的时钟端被配置为通过所述第二反相器接收所述输入时钟的反相，且所述控制单元的所述输出端连接至所述所述第二 D触发器和所述第四D触发器的清零端，且所述控制单元的所述输出端进一步通过所述第一反相器连接至所述第三D触发器的清零端；其中 所有所述第一 D触发器、第二 D触发器、第三D触发器、第四D触发器的D端都连接至逻辑高。4.如权利要求3所述的装置，其中所述控制单元包括组合逻辑和第五D触发器，所述组合逻辑的第一端口和第二端口分别连接至所述第一或门的输出和所述第二或门的输出，且所述组合逻辑被配置为分别检测到所述第一或门或所述第二或门的输出的逻辑高时向所述第五D触发器输出不同值，且所述第五D触发器的Q端被配置为输出所述第一计数器使能信号，且所述第五D触发器的非Q端被配置为输出所述第二计数器使能信号。5.如权利要求1所述的装置，其中所述控制单元被配置为输出所述第一计数器使能信号，且所述控制单元也被配置为通过第三反相器输出所述第二计数器使能信号。6.如权利要求1所述的装置，进一步包括分频器，被配置为在所述输入时钟被配置为输入至所述控制单元之前将输入时钟除以N。7.如权利要求2所述的装置，进一步包括第三D触发器、第四D触发器、第一与门、第二与门和第二反相器，其中 所述第一 D触发器和所述第三D触发器的Q端都连接至所述第一与门的输入端，所述第一与门的输出端连接至所述控制单元； 所述第二 D触发器和所述第四D触发器的Q端连接至所述第二与门的输入端，所述第二与门的输出端连接至所述控制单元； 所述第三D触发器和所述第四D触发器的时钟端被配置为接收所述输入时钟的反相，且所述控制单元的所述输出端连接至所述第四D触发器的清零端，且所述控制单元的所述输出端通过所述第一反相器进一步连接至所述第三D触发器的清零端；其中 所有所述第一 D触发器、第二 D触发器、第三D触发器、第四D触发器的D端连接至逻辑低。8.如权利要求1所述的装置，进一步包括第一锁存器、第二锁存器、第三锁存器、第四锁存器、第三与门和第四与门，其中 所述第一锁存器和所述第二锁存器的时钟端被配置为接收所述输入时钟，且所述控制单元的输出端连接至所述第二锁存器的清零端，且所述控制单元的所述输出端通过第一反相器进一步连接至所述第一锁存器的清零端； 所述第一 D触发器和第三D触发器的Q端连接至所述第三与门的输入端，所述第三与门的输出端连接至所述控制单元； 所述第二 D触发器和第四D触发器的Q端连接至所述第四与门的输入端，所述第四与门的输出端连接至所述控制单元； 所述第三D触发器和所述第四D触发器的时钟端都被配置为接收所述输入时钟的反相，且所述控制单元的所述输