出端连接至所述第四D触发器的清零端，且所述控制单元的所述输出端通过所述第一反相器进一步连接至所述第三D触发器的清零端。9.如权利要求1所述的装置，其中所述预设阈值是可编程的。10.如权利要求1所述的装置，其中所述比较单元包括第一比较器、第二比较器和第三或门，所述第一比较器连接至所述第一计数器以及所述第一比较器的输出端连接至所述第三或门的第一输入端，所述第二比较器连接至所述第二计数器，且所述第二比较器的输出端连接至所述第三或门的第二输入端，且所述第三或门的输出被配置为如果被所述第一计数器和第二计数器之一计数的所述监控时钟信号的周期个数超过所述预设阈值时，显示所述输入时钟的所述丢失错误。11.如权利要求4所述的装置，其中所述组合逻辑进一步包括复用器和第一异或门，其中所述组合逻辑的所述第二端口包括所述复用器的第二端口，且所述复用器的所述第二端口还连接至所述第一异或门的第一输入端，所述组合逻辑的所述第一端口包括所述第一异或门的第二输入端，所述复用器的选择端连接至所述第一异或门的输出端，其中所述复用器的第一端口连接至所述第五D触发器的所述Q端。12.如权利要求4所述的装置，其中所述组合逻辑进一步包括第二异或门、与非门、第四或门和第五与门，其中所述组合逻辑的所述第二端口包括所述第二异或门的第一端口，所述组合逻辑的所述第一端口包括所述第二异或门的第二端口，所述第二异或门的所述第二端口还连接至所述与非门的第一端口，所述第二异或门的所述输出端连接至所述第四或门的第一端口和所述与非门的第二端口，所述第四或门的第二端口连接至所述第五D触发器的所述Q端，所述第四或门和所述与非门的输出都连接至所述第五与门，且所述第五与门的输出连接至所述第五D触发器的Q端。13.一种装置中的方法，包括: 分别通过第一计数器和第二计数器交替地对监控时钟信号的周期个数进行计数； 通过控制单元基于输入时钟产生分别启用或禁止所述第一计数器和所述第二计数器的第一计数器使能信号和第二计数器使能信号，其中所述第一计数器使能信号和所述第二计数器使能信号相反；且 如果通过所述第一计数器和所述第二计数器之一对所述监控时钟信号计数的周期个数超过预设阈值，通过比较单元检测到输入时钟的丢失错误。14.如权利要求13所述的方法，其中所述装置进一步包括第一D触发器和第二 D触发器，其中所述第一 D触发器和所述第二 D触发器的时钟端都被配置为接收所述输入时钟，且所述控制单元的输出端连接至所述第二 D触发器的清零端，且所述控制单元的所述输出端通过第一反相器进一步连接至所述第一 D触发器的清零端。15.如权利要求13所述的方法，其中所述装置进一步包括第三D触发器、第四D触发器、第一或门、第二或门和第二反相器，其中 所述第一 D触发器和所述第三D触发器的Q端都连接至所述第一或门的输入端，所述第一或门的输出端连接至所述控制单元； 所述第二 D触发器和所述第四D触发器的Q端都连接至所述第二或门的输入端，所述第二或门的输出端连接至所述控制单元； 所述第三D触发器和所述第四D触发器的时钟端被配置为通过所述第二反相器接收所述输入时钟的反相，且所述控制单元的所述输出端连接至所述第二 D触发器和所述第四D触发器的清零端，且所述控制单元的所述输出端进一步通过所述第一反相器连接至所述第三D触发器的清零端；其中 所有所述第一 D触发器、第二 D触发器、第三D触发器、第四D触发器的D端都连接至逻辑高。16.如权利要求15所述的方法，其中所述控制单元包括组合逻辑和第五D触发器，所述组合逻辑的第一端口和第二端口分别连接至所述第一或门的输出和所述第二或门的输出，且所述组合逻辑被配置为分别检测到所述第一或门或所述第二或门输出逻辑高时向所述第五D触发器输出不同值，且所述第五D触发器的Q端被配置为输出所述第一计数器使能信号，且所述第五D触发器的非Q端被配置为输出所述第二计数器使能信号。17.如权利要求13所述的方法，其中所述控制单元被配置为输出所述第一计数器使能信号，且所述控制单元也被配置为通过第三反相器输出所述第二计数器使能信号。18.如权利要求13所述的方法，进一步包括通过分频器在所述输入时钟被配置为输入至所述控制单元之前将输入时钟除以N。19.如权利要求13所述的方法，其中所述装置进一步包括第三D触发器、第四D触发器、第一与门、第二与门和第二反相器，其中 所述第一 D触发器和所述第三D触发器的Q端都连接至所述第一与门的输入端，所述第一与门的输出端连接至所述控制单元； 所述第二 D触发器和所述第四D触发器的Q端连接至所述第二与门的输入端，所述第二与门的输出端连接至所述控制单元； 所述第三D触发器和所述第四D触发器的时钟端被配置为接收所述输入时钟的反相，且所述控制单元的所述输出端连接至所述第四D触发器的清零端，且所述控制单元的所述输出端通过所述第一反相器进一步连接至所述第三D触发器的清零端；其中所有所述第一D触发器、第二 D触发器、第三D触发器、第四D触发器的D端连接至逻辑低。20.如权利要求13所述的方法，其中所述装置进一步包括第一锁存器、第二锁存器、第三锁存器、第四锁存器、第三与门和第四与门，其中 所述第一锁存器和所述第二锁存器的时钟端被配置为接收所述输入时钟，且所述控制单元的输出端连接至所述第二锁存器的清零端，且所述控制单元的所述输出端通过第一反相器进一步连接至所述第一锁存器的清零端； 所述第一 D触发器和第三D触发器的Q端连接至所述第三与门的输入端，所述第三与门的输出端连接至所述控制单元； 所述第二 D触发器和第四D触发器的Q端连接至所述第四与门的输入端，所述第四与门的输出端连接至所述控制单元； 所述第三D触发器和所述第四D触发器的时钟端都被配置为接收所述输入时钟的反相，且所述控制单元的所述输出端连接至所述第四D触发器的清零端，且所述控制单元的所述输出端通过所述第一反相器进一步连接至所述第三D触发器的清零端。21.如权利要求13所述的方法，其中所述预设阈值是可编程的。22.如权利要求13所述的方法，其中所述比较单元包括第一比较器、第二比较器和第三或门，所述第一比较器连接至所述第一计数器以及所述第一比较器的输出端连接至所述第三或门的第一输入端，所述第二比较器连接至所述第二计数器，且所述第二比较器的输出端连接至所述第三或门的第二输入端，且所述第三或门的输出被配置为如果被所述第一和第二计数器之一计数的监控时钟信号的周期个数超过预设阈值时，显示所述输入时钟的所述丢失错误。23.如权利要求16所述的方法，其中所述组合逻辑进一步包括复用器和第一异或门，其中所述组合逻辑的所述第二端口包括所述复用器的第二端口，且所述复用器的所述第二端口还连接至所述第一异或门的第一输入端，所述组合逻辑的所述第一端口包括所述第一异或门的第二输入端，所述复用器的选择端连接至所述第一异或门的输出端，其中所述复用器的第一端口连接至所述第五D触发器的所述Q端。24.如权利要求16所述的方法，其中所述组合逻辑进一步包括第二异或门、与非门、第四或门和第五与门，其中所述组合逻辑的所述第二端口包括所述第二异或门的第一端口，所述组合逻辑的所述第一端口包括所述第二异或门的第二端口，所述第二异或门的所述第二端口还连接至所述与非门的第一端口，所述第二异或门的所述输出端连接至所述第四或门的第一端口和所述与非门的第二端口，所述第四或门的第二端口连接至所述第五D触发器的Q端，所述第四或门和所述与非门的输出均连接至所述第五与门，且所述第五与门的输出连接至所述第五D触发器的Q端。
【专利摘要】本发明涉及一种用于时钟信号丢失检测的装置和方法，该装置包括第一计数器、第二计数器、控制单元和比较单元。该第一计数器和该第二计数器被配置为交替地对监控时钟信号的周期个数进行计数。控制单元被配置为基于输入时钟产生分别启动或禁用第一计数器和第二计数器的第一计数器使能信号和第二计数器使能信号，其中第一计数器使能信号和第二计数器使能信号相反。比较单元连接至该第一计数器和该第二计数器，且被配置为如果被第一计数器和第二计数器之一计数的监控时钟信号的周期个数超过预设阈值时，检测出输入时钟的丢失错误。
【IPC分类】H03K21/40
【公开号】CN105337607
【申请号】CN201410307669
【发明人】李毅, 王勇
【申请人】澜起科技（上海）有限公司
【公开日】2016年2月17日
【申请日】2014年6月30日
【公告号】US9231576, US20150381158